专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2012173631A1 SEMICONDUCTOR UNIT WITH SUBMOUNT FOR SEMICONDUCTOR DEVICE 审中-公开
标题翻译：具有子半导体器件的半导体器件
公开(公告)号：WO2012173631A1
公开(公告)日：2012-12-20
申请号：PCT/US2011/040901
申请日：2011-06-17
申请人： IPG PHOTONICS CORPORATION
发明人： OVTCHINNIKOV, Alexander , KOMISSAROV, Alexey , BERISHEV, Igor , TODOROV, Svetland
IPC分类号： H01L23/34 , H01L23/12
CPC分类号： H01L24/27 , H01L23/142 , H01L23/3736 , H01L24/05 , H01L24/29 , H01L24/32 , H01L24/83 , H01L33/641 , H01L2224/04026 , H01L2224/0555 , H01L2224/05644 , H01L2224/29101 , H01L2224/83365 , H01L2224/83439 , H01L2224/83801 , H01L2924/12041 , H01L2924/12042 , H01L2924/15787 , H01L2924/351 , H01S5/02272 , H01S5/02476 , H01L2224/48091 , H01L2924/00014 , H01L2924/014 , H01L2924/00
摘要： A semiconductor unit includes a submount and a chip coupled to the submount. The submount is configured with a base and a plurality of layers between the base and the chip. One of the layers, a heat-spreading electro- conducting silver ("Ag") layer, is deposited atop the base. The thickness of the Ag layer is selected so that a cumulative coefficient of thermal expansion of the submount substantially matches that one of the chip. Coupled to the active zone of the chip is a stress-dumping layer made from elastic malleable materials.
摘要翻译：半导体单元包括与基座相连的基座和芯片。底座配置有基座和芯片之间的多个层。其中一层是热扩散电导银（“Ag”）层，沉积在基底的顶部。选择Ag层的厚度，使得基座的累积热膨胀系数基本上与芯片的热膨胀系数一致。耦合到芯片的活性区域是由弹性可延展材料制成的应力倾倒层。

2. 发明申请

WO2011058810A1 バンプ電極、半導体素子および半導体装置审中-公开
标题翻译： BUMP电极，半导体元件和半导体器件
公开(公告)号：WO2011058810A1
公开(公告)日：2011-05-19
申请号：PCT/JP2010/065269
申请日：2010-09-07
申请人：シャープ株式会社 , 上本正己
发明人：上本　正己
IPC分类号： H01L21/60
CPC分类号： H01L24/16 , H01L24/12 , H01L24/83 , H01L2224/13019 , H01L2224/13099 , H01L2224/16225 , H01L2224/2929 , H01L2224/293 , H01L2224/73204 , H01L2224/81345 , H01L2224/81903 , H01L2224/83101 , H01L2224/83365 , H01L2224/838 , H01L2224/83851 , H01L2924/00011 , H01L2924/01004 , H01L2924/01005 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/01079 , H01L2924/07802 , H01L2924/0781 , H01L2924/14 , H05K3/323 , H05K2201/10734 , H01L2224/29075 , H01L2924/00
摘要：　半導体素子が損傷するのを抑制しながら、半導体素子と基板との間で接続不良が発生するのを抑制することが可能なバンプ電極を提供する。このバンプ電極（１３）では、接続面（１３ａ）は、複数の凹部（１３ｂ）および複数の凸部（１３ｃ）を有する凹凸形状を含むように形成されている。凹部と凸部との段差（Ｈ２）は、ＡＣＦ（３０）に含有される導電粒子（３２）の粒径に対して４５％以上の大きさを有する。凸部は、導電粒子に電気的に接続するために設けられているとともに、導電粒子に押圧されることにより変形するように形成されている。
摘要翻译：提供了一种凸起电极，其可以最小化半导体元件和衬底之间的连接问题，同时最小化对半导体元件的损坏。在所提供的凸块电极（13）中，形成连接表面（13a）以包括具有多个凹口（13b）和多个突出部（13c）的凹凸图案。压痕和突起之间的高差（H2）至少为包含在ACF（30）中的导电颗粒（32）的直径的45％。提供突起以便电连接到导电颗粒，并且形成为由于来自导电颗粒的压力而变形。

3. 发明申请

WO2013029656A1 VERFAHREN ZUM PERMANENTEN BONDEN VON WAFERN DURCH EINE VERBINDUNGSSCHICHT MITTELS FESTKÖRPERDIFFUSION ODER PHASENUMWANDLUNG 审中-公开
标题翻译：方法永久性粘结WAFERS通过连接层通过固态扩散或相变
公开(公告)号：WO2013029656A1
公开(公告)日：2013-03-07
申请号：PCT/EP2011/064874
申请日：2011-08-30
申请人： EV GROUP E. THALLNER GMBH , MARTINSCHITZ, Klaus , WIMPLINGER, Markus , REBHAN, Bernhard , HINGERL, Kurt
发明人： MARTINSCHITZ, Klaus , WIMPLINGER, Markus , REBHAN, Bernhard , HINGERL, Kurt
IPC分类号： H01L21/60 , H01L23/488
CPC分类号： H01L21/76251 , B23K20/021 , B23K20/023 , B23K35/001 , B23K35/0255 , B23K35/262 , B23K35/302 , B23K2201/40 , H01L21/185 , H01L24/05 , H01L24/08 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/83 , H01L24/94 , H01L25/0657 , H01L25/50 , H01L2224/038 , H01L2224/0384 , H01L2224/04026 , H01L2224/05557 , H01L2224/05647 , H01L2224/0801 , H01L2224/08501 , H01L2224/2745 , H01L2224/27452 , H01L2224/275 , H01L2224/27505 , H01L2224/278 , H01L2224/2784 , H01L2224/29019 , H01L2224/2908 , H01L2224/29111 , H01L2224/29124 , H01L2224/29144 , H01L2224/29147 , H01L2224/29166 , H01L2224/29181 , H01L2224/29184 , H01L2224/29211 , H01L2224/29311 , H01L2224/29347 , H01L2224/3201 , H01L2224/325 , H01L2224/32501 , H01L2224/7565 , H01L2224/83013 , H01L2224/83022 , H01L2224/83191 , H01L2224/83193 , H01L2224/83203 , H01L2224/83345 , H01L2224/83365 , H01L2224/83385 , H01L2224/838 , H01L2224/8383 , H01L2224/8384 , H01L2224/94 , H01L2924/01029 , H01L2924/01327 , H01L2924/1434 , H01L2924/351 , H01L2924/3511 , H01L2924/0105 , H01L2224/83
摘要： Die vorliegende Erfindung betrifft ein verfahren zum Bonden eines ersten Festkörpersubstrats (1 ) mit einem eine erstes Material enthaltenden zweiten Festkörpersubstrat (2) mit folgenden Schritten, insbesondere folgendem Ablauf: - Ausbildung oder Aufbringung einer ein zweites Material enthaltenden Funktionsschicht (5) auf das zweite Festkörpersubstrat (2), - Kontaktieren des ersten Festkörpersubstrats (1 ) mit dem zweiten Festkörpersubstrat (2) an der Funktionsschicht (5), - Zusammenpressen der Festkörpersubstrate (1, 2) zur Ausbildung eines permanenten Bonds zwischen dem ersten und dem zweiten Festkörpersubstrat (1, 2), zumindest teilweise verstärkt durch Festkörperdiffusion und/oder Phasenumwandlung des ersten Materials mit dem zweiten Material, wobei eine Volumenvergrößerung an der Funktionsschicht (5) bewirkt wird. Während des Bondens wird die Löslichkeitsgrenze des ersten Materials für das zweite Material nicht oder nur geringfügig überschritten, so dass Ausscheidung von intermetallischen Phasen möglichst weitgehend vermieden wird und dagegen Mischkristall ausgebildet wird. Das erste Material kann Kupfer und das zweite Material kann Zinn sein.
摘要翻译：本发明涉及一种用于接合具有含第二固体基底（2）包括以下步骤，特别是下列序列中的第一材料的第一固体基材（1）： - 第二固体基材上的含第二材料的功能层（5）的形成或沉积（2）， - 所述第一固态衬底（1）与第二固体基材（2）到所述功能层接触（5）， - 压缩所述固体底物（1,2），以形成所述第一和之间的永久键（第二固体基底1， 2）通过，由此增加在所述功能层的体积（5）被实现固态扩散和/或与所述第二材料的第一材料的相变，至少部分地加强。在接合时，第一材料的第二材料中的溶解度不或仅略微超过，从而使沉淀避免尽可能金属间相和在另一方面，形成混晶。所述第一材料可以是铜，并且第二材料可以是锡。

4. 发明申请

WO2011057850A2 MICROMECHANICAL METHOD AND CORRESPONDING ASSEMBLY FOR BONDING SEMICONDUCTOR SUBSTRATES AND CORRESPONDINGLY BONDED SEMICONDUCTOR CHIP 审中-公开
标题翻译：微机械方法及相应设备半导体衬底接合和此类键合半导体芯片
公开(公告)号：WO2011057850A2
公开(公告)日：2011-05-19
申请号：PCT/EP2010064009
申请日：2010-09-23
申请人： BOSCH GMBH ROBERT , TRAUTMANN ACHIM , REICHENBACH RALF
发明人： TRAUTMANN ACHIM , REICHENBACH RALF
IPC分类号： B81C3/00
CPC分类号： B81C1/00269 , B81C2201/019 , B81C2203/0118 , B81C2203/019 , B81C2203/036 , H01L23/10 , H01L24/29 , H01L24/30 , H01L24/32 , H01L24/83 , H01L25/50 , H01L2224/26145 , H01L2224/29011 , H01L2224/29013 , H01L2224/29076 , H01L2224/291 , H01L2224/29101 , H01L2224/29109 , H01L2224/29111 , H01L2224/29117 , H01L2224/29124 , H01L2224/29144 , H01L2224/30051 , H01L2224/30131 , H01L2224/30135 , H01L2224/30177 , H01L2224/30505 , H01L2224/30515 , H01L2224/32054 , H01L2224/32145 , H01L2224/32501 , H01L2224/83007 , H01L2224/83095 , H01L2224/83191 , H01L2224/83365 , H01L2224/83815 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/0105 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/01322 , H01L2924/014 , H01L2924/1461 , H01L2924/1631 , H01L2924/165 , H01L2924/00 , H01L2924/01014 , H01L2924/01049 , H01L2924/00014
摘要： The invention relates to a micromechanical method and a corresponding assembly for bonding semiconductor substrates and a correspondingly bonded semiconductor chip. The assembly according to the invention comprises a semiconductor substrate having a chip pattern having a plurality of semiconductor chips (1), each having a functional region (4) and an edge region (4a) surrounding the functional region (4), wherein there is a bonding frame (2) made of a bonding alloy made from at least two alloy components in the edge region (4a), spaced apart from the functional region (4). Within the part (4a2) of the edge region (4a) surrounding the bonding frame (2) between the bonding frame (2) and the functional region (4), there is at least one stop frame (7; 7a, 7b; 7b'; 70) made of at least one of the alloy components, which is designed such that when a melt of the bond alloy contacts the stop frame (7; 7a, 7b; 7b'; 70) during bonding, the bonding alloy solidifies.
摘要翻译：本发明涉及一种微机械的方法和用于粘结半导体衬底的对应排列与键合的半导体芯片。该组件包括具有具有多个半导体芯片的芯片图案的半导体衬底（1）每一个都具有功能区域（4）和一个功能性区域（4）周围的边缘区域（4a）中，其中，在从所述功能区域的距离在边缘区域（4a）的（4）接合框架（2）包括一个接合合金的是由至少两种合金成分提供。接合框架（2）与所述功能区域之间的边缘区域（4a）的接合框（2）部分（4A2）内封闭的（4）是至少一种停止帧（7; 7A，7B;图7b“; 70）的合金成分的中的至少一个提供，其被配置为使得在接合到停止帧期间合金结合的熔体的冲击（7; 7A，7B;图7b“; 70），接合合金的凝固发生。

5. 发明申请

WO2005002002A1 回路接続材料、これを用いたフィルム状回路接続材料、回路部材の接続構造及びその製造方法审中-公开
标题翻译：电路连接材料，薄膜电路连接材料，使用该电路的电路连接结构及其制造方法
公开(公告)号：WO2005002002A1
公开(公告)日：2005-01-06
申请号：PCT/JP2004/008896
申请日：2004-06-24
申请人：日立化成工業株式会社 , 有福征宏 , 渡辺伊津夫 , 後藤泰史 , 小林宏治 , 小島和良
发明人：有福征宏 , 渡辺伊津夫 , 後藤泰史 , 小林宏治 , 小島和良
IPC分类号： H01R11/01
CPC分类号： H01L24/83 , C09J9/02 , C09J163/00 , H01B1/22 , H01L24/29 , H01L2224/04026 , H01L2224/05571 , H01L2224/26145 , H01L2224/2929 , H01L2224/29399 , H01L2224/32225 , H01L2224/83101 , H01L2224/83365 , H01L2224/83385 , H01L2224/83851 , H01L2924/00014 , H01L2924/0002 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/0102 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01045 , H01L2924/01046 , H01L2924/01047 , H01L2924/01049 , H01L2924/0105 , H01L2924/01057 , H01L2924/01058 , H01L2924/01078 , H01L2924/01079 , H01L2924/0132 , H01L2924/0665 , H01L2924/0781 , H01L2924/14 , H01L2924/15788 , H01L2924/19041 , H01L2924/19043 , H05K3/323 , H05K3/3452 , H05K2203/0594 , Y10T156/10 , Y10T428/2495 , Y10T428/2852 , Y10T428/2857 , Y10T428/2991 , H01L2924/00 , H01L2224/2919 , H01L2924/01028 , H01L2924/3512 , H01L2924/00012 , H01L2224/05552
摘要：　本発明は、基板３１の面３１ａ上に電極３２及び絶縁層３３が隣接して形成された回路部材３０、並びに基板４１の面４１ａ上に電極４２及び絶縁層４３が隣接して形成された回路部材４０で、絶縁層３３，４３の縁部３３ａ，４３ａが主面３１ａ，４１ａを基準として電極３２，４２より厚く形成された回路部材３０、４０同士を接続するための回路接続材料であって、接着剤組成物５１及び平均粒径が１μｍ以上１０μｍ未満で且つ硬度が１．９６１～６．８６５ＧＰａである導電粒子１２を含み、硬化処理により、４０°Cでの貯蔵弾性率が０．５～３ＧＰａとなり、２５°Cから１００°Cまでの平均熱膨張係数が３０～２００ｐｐｍ／°Cとなるものである。
摘要翻译：本发明提供了一种电路连接材料，用于彼此连接具有在基板（31）的表面（31a）上彼此相邻形成的电极（32）和绝缘层（33）的电路部件（30），并且具有在基板（41）的表面（41a）上彼此相邻形成的电极（42）和绝缘层（43）的电路部件（40），绝缘层（33,43）的边缘（33a，43a））比所述主表面（31a，41a）用作参考的电极（32,42）厚，其中所述电路连接材料包含粘合剂组合物（51）和平均粒度为 1um至小于10um，硬度为1.961〜6.865GPa，当电路连接材料经历硬化处理时，其在40℃下的储存弹性模量为0.5-3GPa，其在25℃至100℃的平均热膨胀系数为30-200 PPM /℃。

6. 发明申请

WO2016092791A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2016092791A1
公开(公告)日：2016-06-16
申请号：PCT/JP2015/006035
申请日：2015-12-04
申请人：株式会社デンソー
发明人：林　英二 , 小林　渉 , 野村　英司 , 神田　和輝
IPC分类号： H01L23/48 , H01L23/40
CPC分类号： H01L23/40 , H01L23/48 , H01L2224/26145 , H01L2224/26175 , H01L2224/291 , H01L2224/33 , H01L2224/33181 , H01L2224/48247 , H01L2224/83365 , H01L2224/83385 , H01L2924/0002 , H01L2924/181 , H01L2924/00012 , H01L2924/00 , H01L2924/014
摘要：　半導体装置は、一面（１１ａ）に電極（１２）を有する半導体チップ（１１，１１Ｈ，１１Ｌ）と、前記半導体チップの一面側の第１導電部材（２３，２３Ｈ，２３Ｌ）と、基材（１９ａ）と皮膜（１９ｂ）を有し、前記半導体チップと前記第１導電部材の間に介在する金属部材（１８，１８Ｈ，１８Ｌ）と、前記半導体チップの電極と前記金属部材との間の第１はんだ（１７）と、前記金属部材と前記第１導電部材の間の第２はんだ（２２）とを備える。前記皮膜が、前記基材の表面上の金属薄膜（２０）と凹凸酸化膜（２１，３１，３２）とを有する。前記凹凸酸化膜は、前記金属部材の表面のうち、前記第１はんだが接続される第１接続領域（１８ｄ）と前記第２はんだが接続される第２接続領域（１８ｅ）とをつなぐつなぎ領域（１８ｆ）の一部において、前記金属薄膜上に配置されている。
摘要翻译：该半导体装置设置有：在一个表面（11a）上具有电极（12）的半导体芯片（11,11H，11L）在半导体芯片的一个表面侧的第一导电构件（23,23H，23L）; 具有基材（19a）和膜（19b）的金属构件（18,18H，18L），并且设置在所述半导体芯片和所述第一导电构件之间; 金属构件和半导体芯片的电极之间的第一焊料（17）; 以及金属构件和第一导电构件之间的第二焊料（22）。该薄膜在基材的前表面上具有金属薄膜（20）和凹凸的氧化膜（21,31,32）。凹凸突出的氧化膜在连接区域（18f）的连接区域（18f）的一部分上配置在金属薄膜上，第一连接区域（18d）与第一焊料连接，第二连接区域（18e）所述第二焊料与其连接，所述部分是所述金属构件的前表面的一部分。

7. 发明申请

WO2015046073A1 半導体装置の製造方法审中-公开
标题翻译：半导体器件制造方法
公开(公告)号：WO2015046073A1
公开(公告)日：2015-04-02
申请号：PCT/JP2014/074899
申请日：2014-09-19
申请人：日東電工株式会社
发明人：花園　博行 , 高本　尚英 , 福井　章洋
IPC分类号： H01L21/60 , H01L21/52
CPC分类号： H01L24/11 , H01L21/48 , H01L21/561 , H01L21/563 , H01L21/6836 , H01L24/13 , H01L24/27 , H01L24/29 , H01L24/81 , H01L24/83 , H01L24/91 , H01L2221/68327 , H01L2221/6834 , H01L2221/68377 , H01L2224/11019 , H01L2224/11502 , H01L2224/11515 , H01L2224/1155 , H01L2224/13111 , H01L2224/13113 , H01L2224/13116 , H01L2224/16227 , H01L2224/27003 , H01L2224/27334 , H01L2224/2919 , H01L2224/2929 , H01L2224/29311 , H01L2224/29318 , H01L2224/29324 , H01L2224/29339 , H01L2224/29344 , H01L2224/29347 , H01L2224/29355 , H01L2224/29364 , H01L2224/29371 , H01L2224/29387 , H01L2224/29499 , H01L2224/32225 , H01L2224/32245 , H01L2224/73104 , H01L2224/73204 , H01L2224/81193 , H01L2224/81203 , H01L2224/81815 , H01L2224/83191 , H01L2224/83203 , H01L2224/83365 , H01L2224/83385 , H01L2224/83862 , H01L2224/9211 , H01L2224/94 , H01L2924/00014 , H01L2924/0665 , H01L2924/014 , H01L2224/27 , H01L2924/01047 , H01L2924/01029 , H01L2224/81 , H01L2224/83
摘要：　半導体チップにシート状樹脂組成物が貼り付けられたシート状樹脂組成物付きチップを準備する工程Ａと、被着体を準備する工程Ｂと、被着体に、シート状樹脂組成物付きチップを、シート状樹脂組成物を貼り合わせ面にして貼り付ける工程Ｃと、工程Ｃの後に、シート状樹脂組成物を加熱して半硬化させる工程Ｄと、工程Ｄの後に、工程Ｄにおける加熱よりも高温でシート状樹脂組成物を加熱して硬化させる工程Ｅとを含む半導体装置の製造方法。
摘要翻译：该半导体装置的制造方法包括：制备片状树脂组合物附着芯片的工序（A），其具有与半导体芯片接合的片状树脂组合物，步骤（B），用于制备所述芯片要被粘合的主体; 通过使片状树脂组合物作为接合面，将贴附有片状树脂组合物的芯片与主体接合的工序（C）在步骤（C）之后通过加热组合物半固化片状树脂组合物的步骤（D）; 和步骤（E），用于在步骤（D）之后在步骤（D）中在比加热温度高的温度下加热组合物来固化片状树脂组合物。

8. 发明申请

WO2014151141A1 METHODS FOR BONDING A HERMETIC MODULE TO AN ELECTRODE ARRAY 审中-公开
标题翻译：将模拟模块连接到电极阵列的方法
公开(公告)号：WO2014151141A1
公开(公告)日：2014-09-25
申请号：PCT/US2014/025079
申请日：2014-03-12
申请人： THE CHARLES STARK DRAPER LABORATORY, INC.
发明人： SRIRAM, Tirunelveli , SMITH, Brian , MCLAUGHLIN, Bryan , LACHAPELLE, John
IPC分类号： A61N1/05
CPC分类号： H01L24/83 , A61B5/0031 , A61B5/04001 , A61N1/05 , A61N1/0543 , A61N1/0551 , A61N1/375 , H01L23/13 , H01L23/147 , H01L23/3107 , H01L23/49827 , H01L23/4985 , H01L24/45 , H01L24/48 , H01L24/85 , H01L25/065 , H01L25/0657 , H01L25/50 , H01L2224/45169 , H01L2224/4811 , H01L2224/48496 , H01L2224/83007 , H01L2224/83345 , H01L2224/83365 , H01L2224/83385 , H01L2224/83986 , H01L2224/85 , H01L2224/85007 , H01L2224/85345 , H01L2224/85385 , H01L2224/85986 , H01L2924/00014 , H01L2924/0002 , H01L2924/07802 , H01L2924/12042 , H01L2924/00 , H01L2924/0001 , H01L2224/05599
摘要： A method for bonding a hermetic module to an electrode array including the steps of: providing the electrode array having a flexible substrate with a top surface and a bottom surface and including a plurality of pads in the top surface of the substrate; attaching the hermetic module to the bottom surface of the electrode array, the hermetic module having a plurality of bond-pads wherein each bond-pad is adjacent to the bottom surface of the electrode array and aligns with a respective pad; drill holes through each pad to the corresponding bond-pad; filling each hole with biocompatible conductive ink; forming a rivet on the biocompatible conductive ink over each pad; and overmolding the electrode array with a moisture barrier material.
摘要翻译：一种将密封模块粘合到电极阵列的方法，包括以下步骤：提供具有顶表面和底表面的柔性基底的电极阵列，并且在基底的顶表面中包括多个垫片; 将密封模块附接到电极阵列的底表面，密封模块具有多个接合焊盘，其中每个接合焊盘邻近电极阵列的底表面并与相应的焊盘对齐; 通过每个焊盘钻孔到相应的焊盘; 用生物相容的导电油墨填充每个孔; 在每个垫上的生物相容性导电油墨上形成铆钉; 并用防潮材料包覆模制电极阵列。

9. 发明申请

WO2008111345A1 電子機器及び電子機器の製造方法审中-公开
标题翻译：电子设备和电子设备制造方法
公开(公告)号：WO2008111345A1
公开(公告)日：2008-09-18
申请号：PCT/JP2008/052136
申请日：2008-02-08
申请人：日本電気株式会社 , 阿部勝巳
发明人：阿部勝巳
IPC分类号： H05K3/28 , H01L23/28 , H05K3/34
CPC分类号： H05K3/305 , H01L21/563 , H01L2224/0554 , H01L2224/0557 , H01L2224/05571 , H01L2224/05573 , H01L2224/16225 , H01L2224/26175 , H01L2224/32225 , H01L2224/73104 , H01L2224/73203 , H01L2224/73204 , H01L2224/81191 , H01L2224/83192 , H01L2224/83365 , H01L2224/83385 , H01L2924/00014 , H01L2924/01004 , H01L2924/10155 , H01L2924/19105 , H05K3/3452 , H05K2201/09036 , H05K2201/0989 , H05K2201/10674 , H05K2201/10734 , H05K2201/10977 , Y02P70/613 , H01L2924/00012 , H01L2924/00 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
摘要：　電子部品と配線基板の隙間が狭い場合に、簡便で効果的に補強樹脂を充填することができるようにする。　電子部品の複数の電極パッドと配線基板の複数のパッドとが導電体を介して電気的に接続され、前記電子部品と前記配線基板の隙間に樹脂が充填された電子機器において、互いに隣り合った前記導電体の間で、前記配線基板及び前記電子部品の少なくとも一方の接続面に、中央部から外周部に向かって溝が形成され樹脂で満たされている。
摘要翻译：旨在通过增强树脂方便有效地使电子部件和布线板之间的间隙填充成为可能。提供了一种电子设备，其中电气部件的多个电极焊盘和布线板的多个焊盘通过电导体电连接，并且其中电子部件和布线板之间的间隙被树脂填充。在彼此相邻的导体之间，并且在布线板和电子部件中的至少一个的连接面中，从中心部分到外周部分形成凹槽，并填充树脂。

10. 发明申请

WO2005092070A3 VERTICALLY STACKED SEMICONDUCTOR DEVICE 审中-公开
标题翻译：垂直堆叠半导体器件
公开(公告)号：WO2005092070A3
公开(公告)日：2006-05-04
申请号：PCT/US2005009809
申请日：2005-03-23
申请人： TEXAS INSTRUMENTS INC , CHERUKURI KALYAN C , VIGRASS WILLIAM J
发明人： CHERUKURI KALYAN C , VIGRASS WILLIAM J
IPC分类号： H01L21/58 , H01L21/68 , H01L23/02 , H01L23/58 , H01L25/065 , H01L21/44 , H01L21/48 , H01L23/34 , H01L23/48 , H02G3/08
CPC分类号： H01L21/6835 , H01L23/585 , H01L24/32 , H01L24/33 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/83 , H01L25/0657 , H01L2224/05624 , H01L2224/2919 , H01L2224/32014 , H01L2224/32057 , H01L2224/32145 , H01L2224/32225 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48247 , H01L2224/48465 , H01L2224/48624 , H01L2224/73265 , H01L2224/83136 , H01L2224/83365 , H01L2224/83385 , H01L2224/83855 , H01L2224/92247 , H01L2225/0651 , H01L2225/06575 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01043 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0665 , H01L2924/07802 , H01L2924/10253 , H01L2924/14 , H01L2924/15311 , H01L2924/1532 , H01L2924/181 , H01L2924/351 , H01L2924/00014 , H01L2924/00 , H01L2924/3512 , H01L2924/00012
摘要： A semiconductor device 40 including a vertical assembly of semiconductor chips 401, 402 interconnected on a substrate with one or more metal standoffs 41 providing a fixed space between each supporting chip 401 and a next successive vertically stacked chip 402 is described. The device is fabricated by patterning islands of aluminum atop the passivation layer of each supporting chip simultaneously with processing to form bond pad caps. The fabrication process requires no additional cost, and has the advantage of providing standoffs for a plurality of chips by processing in wafer form, thereby avoiding additional assembly costs. Further, the standoffs provide improved thermal dissipation for the device and a uniform, stable bonding surface for wire bonding each of the chips to the substrate.
摘要翻译：描述了半导体器件40，其包括在衬底上互连的半导体芯片401,402的垂直组件，其中一个或多个金属支座41在每个支撑芯片401和下一个连续垂直堆叠的芯片402之间提供固定空间。该器件通过在处理形成接合焊盘盖的同时在每个支撑芯片的钝化层顶上构图铝的岛来制造。制造过程不需要额外的成本，并且具有通过以晶片形式处理为多个芯片提供间隔的优点，从而避免额外的组装成本。此外，该间隙为器件提供了改进的热耗散以及用于将每个芯片引线接合到衬底的均匀稳定的接合表面。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式