专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2017140661A1 PROCEDE D'INTERCONNEXION CHIP ON CHIP MINIATURISEE D'UN MODULE ELECTRONIQUE 3D 审中-公开
标题翻译：互连工艺芯片CHIP微型3D电子模块
公开(公告)号：WO2017140661A1
公开(公告)日：2017-08-24
申请号：PCT/EP2017/053256
申请日：2017-02-14
申请人： 3D PLUS
发明人： VAL, Christian
IPC分类号： H01L25/065 , H01L23/49 , H01L21/60
CPC分类号： H01L25/0657 , H01L23/66 , H01L24/43 , H01L24/48 , H01L24/49 , H01L25/50 , H01L2224/04042 , H01L2224/32145 , H01L2224/32225 , H01L2224/48137 , H01L2224/48465 , H01L2224/73265 , H01L2225/06506 , H01L2225/0651 , H01L2225/06527 , H01L2225/06548 , H01L2225/06551 , H01L2924/00014 , H01L2224/05599 , H01L2224/45099
摘要： L'invention concerne un Module électronique 3D comportant selon une direction dite verticale un empilement (4) de tranches électroniques (16), chaque tranche comportant au moins une puce (1) munie de plots d'interconnexion (10), cet empilement étant assemblé à un circuit d'interconnexion (2) du module muni de billes de connexion, les plots (10) de chaque puce étant connectés par des fils de câblage électrique (15) à des bus verticaux (41) eux-mêmes électriquement reliés au circuit (2) d'interconnexion du module, un fil de câblage et le bus vertical auquel il est relié formant un conducteur électrique entre un plot d'une puce et le circuit d'interconnexion, caractérisé en ce que chaque fil de câblage électrique (15) est relié à son bus vertical (41) en formant dans un plan vertical un angle (α2) oblique et en ce que la longueur du fil de câblage entre un plot d'une puce d'une tranche et le bus vertical correspondant est différente de la longueur du fil de câblage entre un même plot d'une puce d'une autre tranche et le bus vertical correspondant, et obtenue par un câblage non rectiligne du fil de câblage pour compenser la différence de longueur verticale du bus vertical d'une tranche à l'autre, de manière à ce que le conducteur électrique entre le plot d'une puce d'une tranche et le circuit d'interconnexion, et le conducteur électrique entre ledit même plot d'une puce de l'autre tranche et le circuit d'interconnexion, aient la même longueur.
摘要翻译：
具有在垂直方向上的模块é电子3D称为堆栈（4）的槽DE电子（16），（1）设置有具有至少一个芯片的每个晶片互连焊盘（10），这堆é作为组装Dé ＆Agrave; 互连电路（2）设置有连接球的模块，每个芯片的由儿子C＆ACIRC螺柱（10）é作为连接（E S）;布线é电（15）＆agrave; 垂直总线（41）的自M＆ecirc;我Dé电连接（E S）电路（2）模块互连，一个C＆ACIRC丝;布线和垂直总线到其所连接Dé 形成芯片的焊盘和互连电路之间的导电电子电器，其特征在于ééRIS; 在每个金属线c＆ACIRC;布线é电（15）连接Dé ＆Agrave; 其竖直总线（41）通过在垂直平面内倾斜地形成角度（α2），并在C＆ACIRC的是，导线的长度;在晶片的芯片的焊垫与对应的垂直总线之间的布线是DIFFé年金 C＆ACIRC的电线长度;布线M＆ecirc之间;垫我另一个晶片的芯片和相应的垂直总线，并通过C＆ACIRC获得;金属线c＆ACIRC的非直线布线;布线以补偿该差异é ENCE与切片＆agrave垂直总线的垂直长度; 可以这么说，另一方面; 什么晶片和互连电路的芯片的垫之间的驱动器电子电器，并且驱动器＆eacute; m之间与电力所述ecirc;根根我一个芯片到另一个晶片和电路互连，有M＆ecirc;我长度。

2. 发明申请

WO2017138252A1 導電性接着フィルムおよびこれを用いたダイシング・ダイボンディングフィルム审中-公开
标题翻译：导电胶膜及使用其的切割/贴片胶片
公开(公告)号：WO2017138252A1
公开(公告)日：2017-08-17
申请号：PCT/JP2016/087658
申请日：2016-12-16
申请人：古河電気工業株式会社
发明人：三原　尚明 , 切替　徳之 , 杉山　二朗
IPC分类号： C09J7/00 , C09J4/00 , C09J9/02 , C09J11/04 , C09J11/06 , C09J163/00 , C09J201/00 , H01B1/00 , H01B1/22 , H01L21/301 , H01L21/60
CPC分类号： C09J4/00 , C09J7/00 , C09J9/02 , C09J11/04 , C09J11/06 , C09J163/00 , C09J201/00 , H01B1/00 , H01B1/22 , H01L2224/48247 , H01L2224/48465 , H01L2224/73265 , H01L2224/83191 , H01L2224/92247 , H01L2924/181 , H01L2924/00012 , H01L2924/00
摘要：例えば半導体チップ（特にパワーデバイス）をリードフレームの素子担持部上または絶縁基板の回路電極部上に接合する際の導電接合材として好適に用いられ、鉛フリーを達成しつつ、特に優れた導電性を有し、接合・焼結後の耐熱性と実装信頼性の双方に優れた接合層を、半導体チップとリードフレームの素子担持部上または絶縁基板の回路電極部間に形成することが可能な導電性接着フィルムおよびこれを用いたダイシング・ダイボンディングフィルムを提供すること。　本発明の導電性接着フィルムは、金属粒子（Ｐ）と、樹脂（Ｍ）とを含み、前記樹脂（Ｍ）は、熱硬化性樹脂（Ｍ１）を含み、前記金属粒子（Ｐ）は、平均粒子径（ｄ５０）が２０μｍ以下であり、かつ１次粒子の状態にて投影図で見たときのフラクタル次元が１．１以上である第１の金属粒子（Ｐ１）を１０質量％以上含む。
摘要翻译：
例如适合用作携带所述引线框架的上或绝缘性基板的电路电极部的元件上的键合半导体芯片（特别是功率器件）的导电性接合材料，实现无铅可以在半导体芯片和引线框架的元件承载部分或电路电极部分上形成具有特别优异的导电性并且在结合和烧结之后的耐热性以及安装可靠性方面都优异的接合层以及使用该导电性粘接膜的切割/芯片接合薄膜。本发明的导电性粘接膜由金属粒子（P）和树脂（M）构成，所述树脂（M）由热固性树脂（M1）构成，所述金属粒子（P）在初级粒子的状态下投影观察时，10质量％以上的粒径（d50）为20μm以下且分形维数为1.1以上的第一金属粒子（P1）。

3. 发明申请

WO2017056297A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2017056297A1
公开(公告)日：2017-04-06
申请号：PCT/JP2015/077970
申请日：2015-10-01
申请人：ルネサスエレクトロニクス株式会社
发明人：松本　雅弘 , 一之瀬　一仁 , 矢島　明
IPC分类号： H01L21/3205 , H01L21/768 , H01L23/522
CPC分类号： H01L21/3205 , H01L21/768 , H01L23/522 , H01L2224/05 , H01L2224/48091 , H01L2224/48465 , H01L2224/73265 , H01L2924/181 , H01L2924/00014 , H01L2924/00012
摘要：　再配線が上層絶縁膜から露出することで、再配線が水分またはイオンなどと反応することに起因して、再配線が劣化することを防ぐ。その手段として、素子形成領域上に形成された複数の配線層を形成し、最上層の配線層であるパッド電極に接続する再配線を有する半導体装置において、再配線よりスクライブ領域に近い領域にダミーパターンを配置する。
摘要翻译：本发明防止由于重新布线与水，离子等的反应导致的再布线变坏，所述反应是由上层绝缘膜重新布线引起的。作为防止的手段，公开了一种半导体器件，其中在元件形成区域上形成多个布线层，并且其重新布线连接到焊盘电极，即最上面的布线层。虚拟图案设置在比重新布线更靠近刻划区域的区域中。

4. 发明申请

WO2017040967A1 IMPROVED SYSTEM USING SYSTEM IN PACKAGE COMPONENTS 审中-公开
标题翻译：使用系统在包装组件中改进的系统
公开(公告)号：WO2017040967A1
公开(公告)日：2017-03-09
申请号：PCT/US2016/050157
申请日：2016-09-02
申请人： OCTAVO SYSTEMS LLC
发明人： MURTUZA, Masood , FRANTZ, Gene Alan , DANTU, Neeraj Kumar Reddy
IPC分类号： H01L21/50 , H01L25/03
CPC分类号： H01L21/50 , H01L25/03 , H01L25/105 , H01L25/117 , H01L2224/48091 , H01L2224/48227 , H01L2224/48465 , H01L2224/49171 , H01L2225/1017 , H01L2924/15311 , H01L2924/16195 , H01L2924/19105 , H01L2924/00014 , H01L2924/00
摘要： Methods, systems, and devices for enabling the use of SIP subsystems to make a configurable system with desired characteristics and features are provided. A configurable system's unique interconnecting scheme creates appropriate connections between the SIP components and/or subsystems.
摘要翻译：提供了使SIP子系统能够使具有所需特性和特征的可配置系统的方法，系统和设备。可配置系统的独特互连方案在SIP组件和/或子系统之间创建适当的连接。

5. 发明申请

WO2017013817A1 半導体装置用ボンディングワイヤ审中-公开
标题翻译：用于半导体器件的接合线
公开(公告)号：WO2017013817A1
公开(公告)日：2017-01-26
申请号：PCT/JP2015/086550
申请日：2015-12-28
申请人：日鉄住金マイクロメタル株式会社 , 新日鉄住金マテリアルズ株式会社
发明人：山田　隆 , 小田　大造 , 大石　良 , 宇野　智裕
IPC分类号： H01L21/60
CPC分类号： H01L24/45 , B23K35/0227 , B23K35/302 , B23K2201/40 , C22C5/04 , C22C9/00 , C22C9/04 , C22C9/06 , H01L23/49582 , H01L24/05 , H01L24/43 , H01L24/48 , H01L24/85 , H01L2224/05624 , H01L2224/43 , H01L2224/43125 , H01L2224/4321 , H01L2224/43825 , H01L2224/43848 , H01L2224/43986 , H01L2224/45 , H01L2224/45005 , H01L2224/45015 , H01L2224/45144 , H01L2224/45147 , H01L2224/45155 , H01L2224/45164 , H01L2224/45169 , H01L2224/45565 , H01L2224/45572 , H01L2224/45644 , H01L2224/45664 , H01L2224/45847 , H01L2224/45944 , H01L2224/45964 , H01L2224/4801 , H01L2224/48011 , H01L2224/48247 , H01L2224/48463 , H01L2224/48465 , H01L2224/48507 , H01L2224/48844 , H01L2224/48864 , H01L2224/78 , H01L2224/78301 , H01L2224/85 , H01L2224/85045 , H01L2224/85075 , H01L2224/85181 , H01L2224/85203 , H01L2224/85207 , H01L2224/85444 , H01L2224/85464 , H01L2924/00011 , H01L2924/10253 , H01L2924/15738 , H01L2924/15763 , H01L2924/35121 , H01L2924/20106 , H01L2924/20107 , H01L2924/20108 , H01L2924/20109 , H01L2924/2011 , H01L2924/20111 , H01L2924/00014 , H01L2924/01046 , H01L2924/01078 , H01L2924/01029 , H01L2924/01079 , H01L2924/01028 , H01L2924/01015 , H01L2924/01005 , H01L2924/01004 , H01L2924/01026 , H01L2924/01012 , H01L2924/01022 , H01L2924/0103 , H01L2924/01047 , H01L2924/01014 , H01L2924/01202 , H01L2924/01203 , H01L2924/01204 , H01L2924/00015 , H01L2924/20751 , H01L2924/20752 , H01L2924/01007 , H01L2924/20654 , H01L2924/20655 , H01L2924/20656 , H01L2924/013 , H01L2924/00013 , H01L2924/00012 , H01L2924/00 , H01L2924/01033 , H01L2924/01083
摘要：Ｃｕ合金芯材の表面にＰｄを主成分とする被覆層と、該被覆層の表面にＡｕとＰｄを含む表皮合金層を有する半導体装置用ボンディングワイヤであって、Ｐｄめっきリードフレームでの２ｎｄ接合性をさらに改善するとともに、高湿加熱条件においても優れたボール接合性を実現することのできるボンディングワイヤを提供する。　Ｃｕ合金芯材の表面にＰｄを主成分とする被覆層と、該被覆層の表面にＡｕとＰｄを含む表皮合金層を有する半導体装置用ボンディングワイヤにおいて、ワイヤ最表面におけるＣｕ濃度を１～１０ａｔ％とし、芯材中に元素周期表第１０族の金属元素を総計で０．１～３．０質量％の範囲で含有することにより、２ｎｄ接合性の改善と、高湿加熱条件における優れたボール接合性を実現することができる。さらに、表皮合金層のＡｕの最大濃度が１５ａｔ％～７５ａｔ％であると好ましい。
摘要翻译：提供一种用于半导体器件的接合线，所述接合线包括在Cu合金芯的表面上主要由Pd组成的涂层和在涂层的表面上含有Au和Pd的覆盖合金层，其中第二接合 Pd镀层引线框架的性能进一步提高，即使在高湿度和高温条件下也能实现优异的球接合性能。在用于半导体器件的接合线中，所述接合线包括在Cu合金芯的表面上主要由Pd构成的涂层和在涂层的表面上含有Au和Pd的覆盖合金层，Cu的浓度在金属丝的最外表面上设定为1-10at％，并且芯包含元素周期表第10族中的金属元素的总计0.1-3.0质量％，从而提高第二接合性能，并且能够实现优异的球在高湿度和热条件下达到的粘结性能。此外，覆盖合金层中的Au的最大浓度优选为15〜75原子％。

6. 发明申请

WO2016081806A1 QFN PACKAGE WITH IMPROVED CONTACT PINS 审中-公开
标题翻译： QFN封装具有改进的接触引脚
公开(公告)号：WO2016081806A1
公开(公告)日：2016-05-26
申请号：PCT/US2015/061778
申请日：2015-11-20
申请人： MICROCHIP TECHNOLOGY INCORPORATED
发明人： KITNARONG, Rangsun , NOKDEE, Watcharapong , PUNYAPOR, Prachit
IPC分类号： H01L23/495 , H01L23/31
CPC分类号： H01L23/544 , H01L21/4839 , H01L21/4842 , H01L21/4889 , H01L22/12 , H01L23/3107 , H01L23/3114 , H01L23/49541 , H01L23/49548 , H01L23/49582 , H01L23/49838 , H01L2223/5446 , H01L2224/48091 , H01L2224/48247 , H01L2224/48465 , H01L2224/73265 , H01L2924/181 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
摘要： According to an embodiment of the present disclosure, a method for manufacturing an integrated circuit (IC) device may include mounting an IC chip onto a center support structure of a leadframe, bonding the IC chip to at least some of the plurality of pins, encapsulating the leadframe and bonded IC chip, sawing a step cut into the encapsulated leadframe, plating the exposed portion of the plurality of pins, and cutting the IC package free from the bar. The leadframe may include a plurality of pins extending from the center support structure and a bar connecting the plurality of pins remote from the center support structure. The step cut may be sawn into the encapsulated leadframe along a set of cutting lines using a first saw width without separating the bonded IC package from the bar, thereby exposing at least a portion of the plurality of pins. The IC package may be cut free from the bar by sawing through the encapsulated lead frame at the set of cutting lines using a second saw width less than the first saw width.
摘要翻译：根据本公开的实施例，用于制造集成电路（IC）装置的方法可以包括将IC芯片安装到引线框的中心支撑结构上，将IC芯片连接到多个引脚中的至少一些，封装引线框架和粘合IC芯片，锯切封装的引线框架的步骤，电镀多个引脚的暴露部分，以及切割没有棒的IC封装。引线框架可以包括从中心支撑结构延伸的多个销和连接多个销远离中心支撑结构的销的条。可以沿着一组切割线使用第一锯宽度将步进切割锯切成封装的引线框架，而不将结合的IC封装与条分离，从而暴露多个引脚的至少一部分。通过使用小于第一锯宽度的第二锯宽度，通过在所述一组切割线处锯切通过所述封装的引线框架，可以切割所述IC封装。

7. 发明申请

WO2016081800A1 FLAT NO-LEADS PACKAGE WITH IMPROVED CONTACT PINS 审中-公开
标题翻译：平直无铅封装，带改进的触点引脚
公开(公告)号：WO2016081800A1
公开(公告)日：2016-05-26
申请号：PCT/US2015/061764
申请日：2015-11-20
申请人： MICROCHIP TECHNOLOGY INCORPORATED
发明人： KITNARONG, Rangsun , PUNYAPOR, Prachit , KENGANANTANON, Ekgachai
IPC分类号： H01L23/495 , H01L23/31
CPC分类号： H01L23/49541 , H01L21/288 , H01L21/4825 , H01L21/4839 , H01L21/4842 , H01L21/4889 , H01L21/56 , H01L21/561 , H01L21/78 , H01L22/14 , H01L23/3107 , H01L23/3114 , H01L23/49548 , H01L23/544 , H01L24/48 , H01L24/83 , H01L24/85 , H01L24/92 , H01L24/97 , H01L2223/54453 , H01L2224/32245 , H01L2224/48091 , H01L2224/48106 , H01L2224/48247 , H01L2224/48465 , H01L2224/73265 , H01L2224/92247 , H01L2924/00014 , H01L2924/181 , H05K3/3442 , H05K3/3494 , H01L2924/00012 , H01L2924/00 , H01L2224/45099
摘要： According to an embodiment of the present disclosure, a leadframe for an integrated circuit (IC) device may comprise a center support structure for mounting an IC chip, a plurality of pins extending from the center support structure, and a bar connecting the plurality of pins remote from the center support structure. Each pin of the plurality of pins may include a dimple.
摘要翻译：根据本公开的实施例，用于集成电路（IC）装置的引线框架可以包括用于安装IC芯片的中心支撑结构，从中心支撑结构延伸的多个销以及连接多个销远离中心支撑结构。多个销的每个销可以包括凹坑。

8. 发明申请

WO2016005201A1 SENSOR MIT OPFERANODE 审中-公开
标题翻译：受害者阳极SENSOR
公开(公告)号：WO2016005201A1
公开(公告)日：2016-01-14
申请号：PCT/EP2015/064415
申请日：2015-06-25
申请人： CONTINENTAL TEVES AG & CO. OHG
发明人： SCHILLINGER, Jakob , HUBER, Dietmar , GÜNTHNER, Stefan , FISCHER, Thomas , BIEBRICHER, Lothar , SCHULMEISTER, Michael
IPC分类号： H01L23/31 , H01L23/495 , G01D11/24
CPC分类号： H01L23/3107 , G01P15/0802 , H01L23/3135 , H01L23/49582 , H01L24/29 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/85 , H01L2224/2919 , H01L2224/32245 , H01L2224/45144 , H01L2224/48091 , H01L2224/48137 , H01L2224/48247 , H01L2224/48465 , H01L2224/48639 , H01L2224/49109 , H01L2224/73265 , H01L2224/83439 , H01L2224/8538 , H01L2224/85439 , H01L2924/1433 , H01L2924/181 , H01L2924/00012 , H01L2924/00014 , H01L2924/0781 , H01L2924/00
摘要： Die Erfindung betrifft einen Sensor (14) zum Erfassen eines von einer zu messenden physikalischen Größe (16) abhängigen physikalischen Geberfeldes (32, 38), umfassend: - einen Leadframe (48) mit einer Bestückinsel (58), einer Schnittstelle (54) und wenigstens einer von der Schnittstelle (54) zur Bestückinsel (58) führenden Leiterbahn (62), - eine auf der Bestückinsel (58) des Leadframes (48) getragene Sensorschaltung (46) zum Erfassen des Geberfeldes (32, 38) und zum Ausgeben eines vom Geberfeld (32, 38) abhängigen Sensorsignals (26, 28) über die Schnittstelle (54), und - einen Bonddraht (50) zum Kontaktieren der Sensorschaltung (46) mit der Leiterbahn (62) des Leadframes (48), - eine elektrisch an die Leiterbahn (62) des Leadframes (48) angebundene Kontaktierschicht (56) zum elektrischen Anbinden des Bonddrahtes (50) an den Leadframe (48), und - eine auf der Leiterbahn (62) des Leadframes (48) getragene Zwischenschicht (64), auf der von der Leiterbahn (62) des Leadframes (48) gesehen die Kontaktierschicht (56) getragen ist, wobei die Zwischenschicht (64) eine Elektronegativität aufweist, die größer ist, als eine Elektronegativität der Kontaktierschicht (56) und des Leadframes (48).
摘要翻译：本发明涉及的传感器（14），用于检测所测量的物理量（16）依赖物理换能器阵列（32，38）中的一个，其包括： - 具有Bestückinsel的引线框架（48），（58），一个接口（54）和至少所述界面（54），用于Bestückinsel龙头（58）的导体路径（62）中的一个， - 引线框的由传感器电路（46），用于检测发射机字段（32，38）承载的所述Bestückinsel（58）（48）和用于输出从经由所述接口（54），和给体字段（32，38）相关的传感器信号（26,28）， - 为对传感器电路（46）到所述引线框架（48）的导体轨道（62）接触的接合线（50）， - 一个电拴系到引线框（48）接触层（56），用于接合线（50）与引线框（48）的电接合的导体轨道（62），以及 - 一个由中间层所承载的引线框架（48）的导体（62）（64）在其上的引线框架的导体轨道（62）（48）看到所述接触层（56）被支撑，其特征在于，具有比所述接触层（56）和引线框（48）的电负性更大的电负性的中间层（64）。

9. 发明申请

WO2015173118A1 OPTOELEKTRONISCHES BAUELEMENT 审中-公开
标题翻译：光电组件
公开(公告)号：WO2015173118A1
公开(公告)日：2015-11-19
申请号：PCT/EP2015/060089
申请日：2015-05-07
申请人： OSRAM OPTO SEMICONDUCTORS GMBH
发明人： HAIBERGER, Luca
IPC分类号： H01L33/60 , H01L33/48 , H01L33/50
CPC分类号： H01L33/56 , H01L33/486 , H01L33/502 , H01L33/60 , H01L33/62 , H01L2224/48091 , H01L2224/48465 , H01L2933/0058 , H01L2933/0091 , H01L2924/00014 , H01L2924/00
摘要： Ein optoelektronisches Bauelement (100, 200) umfasst ein Gehäuse (110, 210)), an dessen Oberseite eine Kavität (120, 220) ausgebildet ist, die durch eine Wand (130, 230) begrenzt wird. Das Gehäuse weist einen Leerraum (140, 240) auf. Die Wand ist zwischen der Kavität und dem Leerraum angeordnet. Die Wand weist ein optisch transparentes Material auf.
摘要翻译：光电子器件（100，200）包括在其上侧的外壳（110，210））由壁（130，230）形成为限定的腔体（120，220）。该壳体具有一个空间（140，240）。壁被布置在空腔和空隙之间。该壁具有光学透明材料。

10. 发明申请

WO2015172070A1 INTEGRATED PACKAGE CONTAINING MEMS ACOUSTIC SENSOR AND ENVIRONMENTAL SENSOR AND METHODOLOGY FOR FABRICATING SAME 审中-公开
标题翻译：包含MEMS声学传感器和环境传感器的集成封装及其制造方法
公开(公告)号：WO2015172070A1
公开(公告)日：2015-11-12
申请号：PCT/US2015/029969
申请日：2015-05-08
申请人： INVENSENSE, INC.
发明人： TSAI, Julius Ming-Lin , CAGDASER, Baris , LIM, Martin , KHENKIN, Aleksey S.
IPC分类号： B81C1/00 , B81B7/02 , G01L23/08
CPC分类号： B81B7/02 , B81B2201/0214 , B81B2201/0257 , B81B2201/0264 , B81B2201/0278 , B81B2201/0292 , B81B2207/012 , B81B2207/07 , B81C1/0023 , B81C2203/0792 , H01L2224/48091 , H01L2224/48465 , H01L2224/73265 , H01L2924/16152 , H04R1/04 , H04R19/04 , H04R29/004 , H04R2201/003 , H01L2924/00014 , H01L2924/00
摘要： An integrated package of at least one environmental sensor and at least one MEMS acoustic sensor is disclosed. The package contains a shared port that exposes both sensors to the environment, wherein the environmental sensor measures characteristics of the environment and the acoustic sensor measures sound waves. The port exposes the environmental sensor to an air flow and the acoustic sensor to sound waves. An example of the acoustic sensor is a microphone and an example of the environmental sensor is a humidity sensor.
摘要翻译：公开了至少一个环境传感器和至少一个MEMS声学传感器的集成封装。该包装包含共享端口，将两个传感器公开到环境中，其中环境传感器测量环境的特性并且声学传感器测量声波。该端口将环境传感器暴露于气流，声传感器暴露于声波。声学传感器的示例是麦克风，并且环境传感器的示例是湿度传感器。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式