专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2021257547A1 LEADFRAME CAPACITORS 审中-公开
公开(公告)号：WO2021257547A1
公开(公告)日：2021-12-23
申请号：PCT/US2021/037410
申请日：2021-06-15
申请人： TEXAS INSTRUMENTS INCORPORATED , TEXAS INSTRUMENTS JAPAN LIMITED
发明人： KHANOLKAR, Vijaylaximi , NASUM, Sreeram, Subramanyam , SINGH, Tarunvir
IPC分类号： H01G2/00 , H01L23/49 , H01L21/58 , H01L21/60 , H01L23/495 , H01L21/565 , H01L23/492 , H01L23/49541 , H01L23/49551 , H01L23/49575 , H01L23/49589 , H01L24/46 , H01L24/85
摘要： An electronic device (100) having a package structure (120) with conductive leads (102), first and second dies (106, 108) in the package structure (120), as well as first and second conductive plates (104, 105) electrically coupled to the respective first and second dies (106, 108) and having respective first and second sides (110, 114) spaced apart from and directly facing one another with a portion of the package structure (120) extending between the first side (110) of the first conductive plate (104) and the second side (114) of the second conductive plate (105) to form a capacitor (C1, C2). No other side of the first conductive plate (104) directly faces a side of the second conductive plate (105), and no other side of the second conductive plate (105) directly faces a side of the first conductive plate (104).

2. 发明申请

WO2021185617A1 KOMPOSITVERBINDUNG ZWEIER BAUTEILE 审中-公开
公开(公告)号：WO2021185617A1
公开(公告)日：2021-09-23
申请号：PCT/EP2021/055801
申请日：2021-03-08
申请人： NANOWIRED GMBH
发明人： BIRLEM, Olav , DASSINGER, Florian , QUEDNAU, Sebastian , ROUSTAIE, Farough
IPC分类号： H01L23/488 , H01L23/367 , H01L23/373 , H01L21/60 , H01L21/603 , H01L21/58 , H01L21/56 , B23K35/02
摘要： Ein Verfahren zum Verbinden eines ersten Bauteils (2) mit einem zweiten Bauteil (3) umfasst: a) Bereitstellen einer Vielzahl von Nanodrähten (1) auf einer Kontaktfläche (4) des ersten Bauteils (2), b) Aufbringen eines Klebstoffs (6) auf die Kontaktfläche (4) des ersten Bauteils (2) und/oder auf eine Kontaktfläche (5) des zweiten Bauteils (3), c) Zusammenführen des ersten Bauteils (2) und des zweiten Bauteils (3), so dass die Vielzahl der Nanodrähte (1) mit der Kontaktfläche (5) des zweiten Bauteils (3) in Kontakt gebracht wird und die Kontaktflächen (4, 5) durch den Klebstoff (6) miteinander verbunden werden. Zumindest ein Teil der Nanodrähte (1) nach Ausbildung der Verbindung kann mit dem Klebstoff (6) in Kontakt stehen. Zwischenräume zwischen den Nanodrähten (1) können mit dem Klebstoff (6) gefüllt sein. Alternativ können die Nanodrähte (1) in einem ersten Bereich angeordnet werden und der Klebstoff (6) in einem an den ersten Bereich angrenzenden oder von dem ersten Bereich beabstandeten zweiten Bereich angeordnet werden, wobei der zweite Bereich den ersten Bereich umgeben kann. Der Klebstoff (6) kann beim Aufbringen in Schritt b) flüssig sein. In Schritt a) kann weiterhin eine Vielzahl von Nanodrähten (1) auf der Kontaktfläche (5) des zweiten Bauteils (3) bereitgestellt werden, wobei die Bauteile (2, 3) in Schritt c) derart zusammengeführt werden, dass die Nanodrähte (1) auf der Kontaktfläche (5) des zweiten Bauteils (3) mit der Kontaktfläche (4) des ersten Bauteils (2) in Kontakt gebracht werden. In Schritt c) kann zumindest die Kontaktfläche (5) des zweiten Bauteils (3) auf eine Temperatur von mindestens 90°C und/oder von maximal 270°C erwärmt werden und/oder das erste Bauteil (2) und das zweite Bauteil (3) mit einem Druck von mindestens 2 MPa und/oder von höchstens 200 MPa aufeinander zu gedrückt werden. Die Kontaktflächen (4, 5) können durch die Nanodrähte (1) elektrisch und/oder thermisch leitend miteinander verbunden sein. Bei dem ersten Bauteil (2) und dem zweiten Bauteil (3) kann es sich um elektronische Bauteile wie beispielsweise Halbleiterbauelemente, Computerchips, Mikroprozessoren oder Platinen handeln. Es ist auch möglich, ein Bauteil wie einen Sensor (als das erste Bauteil (2)) an einer Wand oder Halterung (als dem zweiten Bauteil (3)) zu montieren.

3. 发明申请

WO2021111279A1 CIRCUITS INCLUDING MICROPATTERNS AND USING PARTIAL CURING TO ADHERE DIES 审中-公开
公开(公告)号：WO2021111279A1
公开(公告)日：2021-06-10
申请号：PCT/IB2020/061289
申请日：2020-11-30
申请人： 3M INNOVATIVE PROPERTIES COMPANY
发明人： GOEDDEL, Teresa M. , MAHAJAN, Ankit , PEKUROVSKY, Mikhail L. , SHAH, Saagar A. , MEYERS, Kara A. , WALKER, Christopher G.
IPC分类号： H01L21/60 , H01L21/58 , H01L23/488 , H05K3/36
摘要： A method comprises: providing a layer of curable adhesive material (4) on a substrate (2); forming a pattern of microstructures (321) on the layer of curable adhesive material (4); curing a first region (42) of the layer of curable adhesive material (4) at a first level and a second region (44) of the layer of curable adhesive material (4) at a second level greater than the first level; providing a solid circuit die (6) to directly attach to a major surface of the first region (42) of the layer of curable adhesive material (4); and further curing the first region (42) of the layer of curable adhesive material (4) to anchor the solid circuit die (6) on the first region (42) by forming an adhesive bond therebetween. The pattern of microstructures (321) may include one or more microchannels (321), the method further comprising forming one or more electrically conductive traces in the microchannels (321), in particular, by flow of a conductive particle containing liquid (8) by a capillary force and, optionally, under pressure. The at least one microchannel (321) may extend from the second region (44) to the first region (42) and have a portion beneath the solid circuit die (6). The solid circuit die (6) may have at least one edge disposed within a periphery of the first region (42) with a gap therebetween. The solid circuit die (6) may have at least one contact pad (72) on a bottom surface thereof, wherein the at least one contact pad (72) may be in direct contact with at least one of the electrically conductive traces in the microchannels (321). Forming the pattern of microstructures (321) may comprise contacting a major surface of a stamp (3) to the layer of curable adhesive material (4), the major surface having a pattern of raised features (32) thereon. The curable adhesive material (4) may be cured by an actinic light source such as an ultraviolet (UV) light source (7, 7'), wherein a mask may be provided to at least partially block the first region (42) of the layer of curable adhesive material (4) from the cure. The stamp (3) may be positioned in contact with the curable adhesive material (4) to replicate the pattern of raised features (32) to form the microstructures (321) while the curable adhesive material (4) is selectively cured by the actinic light source such as the ultraviolet (UV) light source (7). The first region (42) of the layer of curable adhesive material (4) may be cured at the first level to allow a bottom surface of the solid circuit die (6) to be fluidly-sealed by the major surface of the first region (42). The second region of the layer of curable adhesive material (4) may be cured at the second level such that the second region (44) is fully cured. The further curing may be any suitable curing such as thermal curing, radiation curing (e.g., by actinic radiation, such as ultraviolet (UV) radiation) or self-curing at room temperature without using a thermal or radiation curing source.

4. 发明申请

WO2020159856A1 SEMICONDUCTOR WAFER PROCESSING SYSTEM AND METHOD 审中-公开
公开(公告)号：WO2020159856A1
公开(公告)日：2020-08-06
申请号：PCT/US2020/015176
申请日：2020-01-27
申请人： AMERASIA INTERNATIONAL TECHNOLOGY, INC.
发明人： CHUNG, Kevin, Kwong-Tai , LO, Frederick
IPC分类号： H01L21/673 , H01L21/67 , H01L21/58 , C09J7/00 , C09J7/20
摘要： A semiconductor wafer (202, 302, 402) support arrangement and method (200, 300, 400) for processing a semiconductor wafer (202, 302, 402) including an adhesive sheet (204, 304, 404, 405) may comprise: a layer of wafer supporting adhesive (204, 304, 404, 405) that has certain characteristics that permit wafer processing, e.g., wafer thinning (222), and removal of the processed wafer (202', 302', 402') in condition for use without cleaning. The carrier or substrate (206, 306, 405, 406) for the wafer processing may be reusable, and the adhesive sheet (204, 304, 404, 405) may have plural layers and may include a flexible substrate (206, 306, 405, 406).

5. 发明申请

WO2019061119A1 芯片封装模组、移动终端及芯片封装方法审中-公开
公开(公告)号：WO2019061119A1
公开(公告)日：2019-04-04
申请号：PCT/CN2017/103867
申请日：2017-09-28
申请人：深圳传音制造有限公司
发明人：徐家林
IPC分类号： H01L23/495 , H01L21/58
CPC分类号： H01L23/495
摘要：一种芯片封装模组，包括芯片（12）、电路板（14）及连接介质（20），芯片的表面设有多个阵列排布的引脚，引脚包括交替排列的第一引脚（122）与第二引脚（124），电路板的表面设有第一凹槽（16）及位于相邻的第一凹槽之间的连接点（162），第一引脚与第一凹槽通过连接介质对应连接，连接第一引脚与第一凹槽的连接介质收容于凹槽中，第二引脚通过连接介质对应连接于连接点。一种移动终端及芯片封装方法。连接第一引脚的连接介质与连接第二引脚的连接介质相互错开，避免连接不同引脚的连接介质相互连接（例如黏锡现象），提高产品良率。

6. 发明申请

WO2017024846A1 晶圆级芯片封装方法审中-公开
公开(公告)号：WO2017024846A1
公开(公告)日：2017-02-16
申请号：PCT/CN2016/082846
申请日：2016-05-20
申请人：中芯长电半导体(江阴)有限公司
发明人：林正忠 , 仇月东
IPC分类号： H01L23/14 , H01L23/29 , H01L21/56 , H01L21/58 , H01L21/78
CPC分类号： H01L24/19 , H01L21/56 , H01L21/568 , H01L21/78 , H01L23/14 , H01L23/29 , H01L24/20 , H01L24/96 , H01L2224/04105 , H01L2224/12105 , H01L2224/19 , H01L2224/32225 , H01L2224/92144 , H01L2224/83005
摘要：提供一种晶圆级芯片封装方法，包括：1)提供一载体（11），于载体的表面形成粘合层（12）；2)于粘合层表面形成介质层（13）；3)将半导体芯片（14）正面朝下地附着于介质层表面；4)采用注塑工艺对各半导体芯片进行封装；5)分离粘合层及介质层，以去除载体及粘合层；6)基于介质层对半导体芯片形成重新布线层（16）；7)于重新布线层上进行植球回流工艺，形成微凸点（17）。通过在粘合层与半导体芯片之间制作介质层，避免了粘合层与半导体芯片直接粘合而造成半导体芯片被污染的问题。通过这种封装方法，可以使封装过程中半导体芯片被污染的情况得到极大的控制，从而提高半导体芯片的成品率及电性能。

7. 发明申请

WO2017014949A1 SYSTEM IN PACKAGE (SIP) MODULE WITH EMI SHIELD 审中-公开
标题翻译：带有EMI屏蔽的封装（SIP）模块系统
公开(公告)号：WO2017014949A1
公开(公告)日：2017-01-26
申请号：PCT/US2016/041139
申请日：2016-07-06
申请人： APPLE INC.
发明人： LEE, Meng Chi , CHAUHAN, Shakti S. , CARSON, Flynn P. , HSU, Jun Chung , LIN, Tha-An
IPC分类号： H01L23/552 , H01L23/31 , H01L23/498 , H01L21/58
CPC分类号： H01L23/552 , H01L21/486 , H01L21/561 , H01L21/568 , H01L23/3128 , H01L23/49805 , H01L23/49816 , H01L24/97 , H01L2224/16227 , H01L2224/97 , H01L2924/1431 , H01L2924/1434 , H01L2924/15311 , H01L2924/19041 , H01L2924/19043 , H01L2924/19105 , H01L2924/3025 , H01L2224/81
摘要： A system in package (SiP) is disclosed that uses an EMI shield to inhibit EMI or other electrical interference on the components within the SiP. A metal shield may be formed over the SiP. The metal shield may be electrically coupled to a ground layer in a printed circuit board (PCB) to form the EMI shield around the SiP. The substrate of the SiP may include at least some metallization along vertical walls in the end portions of the substrate. The metallization may provide a large contact area for coupling the metal shield to a ground ring coupled to the ground layer in the PCB. The metallization along the vertical walls in the end portions of the substrate may be formed as through-metal vias in a common substrate before singulation to form the SiP.
摘要翻译：公开了一种封装系统（SiP），其使用EMI屏蔽来抑制SiP内的元件上的EMI或其他电干扰。可以在SiP上形成金属屏蔽。金属屏蔽可以电耦合到印刷电路板（PCB）中的接地层，以在SiP周围形成EMI屏蔽。 SiP的衬底可以包括在衬底的端部中沿垂直壁的至少一些金属化。金属化可以提供用于将金属屏蔽件耦合到耦合到PCB中的接地层的接地环的大的接触面积。沿着衬底的端部的垂直壁的金属化可以在共形衬底之前形成为通孔，以形成SiP。

8. 发明申请

WO2016157394A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2016157394A1
公开(公告)日：2016-10-06
申请号：PCT/JP2015/060024
申请日：2015-03-30
申请人：ルネサスエレクトロニクス株式会社
发明人：錦沢　篤志 , 谷藤　雄一 , 岡　浩偉 , 団野　忠敏 , 中村　弘幸
IPC分类号： H01L21/52 , H01L21/58
CPC分类号： H01L23/49513 , H01L21/4825 , H01L21/565 , H01L23/3107 , H01L23/3114 , H01L23/4952 , H01L23/49562 , H01L23/49568 , H01L23/49575 , H01L24/06 , H01L2224/05554 , H01L2224/32245 , H01L2224/45144 , H01L2224/48137 , H01L2224/48247 , H01L2224/73265 , H01L2224/83192 , H01L2224/92247 , H01L2924/181 , H01L2924/00012 , H01L2924/00
摘要：　樹脂封止型の半導体装置において、導電性のダイパッドＤＰ上に、絶縁性を有する接合材ＢＤ２を介して半導体チップＣＰ２が搭載され、かつ、導電性を有する接合材ＢＤ１を介して半導体チップＣＰ１が搭載されている。半導体チップＣＰ２の第１側面と第２側面とが交差して形成される第１の辺における、接合材ＢＤ２で覆われた部分の第１の長さは、半導体チップＣＰ１の第３側面と第４側面とが交差して形成される第２の辺における、接合材ＢＤ１で覆われた部分の第２の長さよりも大きい。
摘要翻译：在本发明中，树脂密封型半导体装置被配置为通过具有绝缘性的接合材料BD2将半导体芯片CP2安装在导电性芯片焊盘DP上，半导体芯片CP1经由具有导电性能。在由半导体芯片CP2的第一表面和第二表面的交点形成的第一侧中的由接合材料BD2覆盖的部分的第一长度长于由接合材料BD1覆盖的部分的第二长度第二侧由半导体芯片CP1的第三侧面和第四侧面的交点形成。

9. 发明申请

WO2016107059A1 无芯板制造构件、无芯板以及无芯板制作方法审中-公开
公开(公告)号：WO2016107059A1
公开(公告)日：2016-07-07
申请号：PCT/CN2015/080251
申请日：2015-05-29
申请人：广州兴森快捷电路科技有限公司
发明人：张志强 , 李志东 , 谢添华
IPC分类号： H05K3/46 , H05K3/42 , H01L21/58
CPC分类号： H05K3/42 , H05K3/46
摘要：无芯板制造构件，包括：支撑载体，以及设置在所述支撑载体两侧的无芯板；所述无芯板包括：内半固化片、外半固化片、内层铜箔和外层铜箔；所述内层铜箔两侧设置所述内半固化片，在所述最外层的内层铜箔设置所述外半固化片，在所述外固化片设置外层铜箔；所述内层铜箔的边框开设间隙。采用本申请的无芯板制造构件、无芯板和一种无芯板制作方法，巧妙的设置了支撑载体，能够有效的克服无芯板翘曲的问题，提高生产无芯板的良品率。

10. 发明申请

WO2016014648A3 POLYIMIDES AS LASER RELEASE MATERIALS FOR 3-D IC APPLICATIONS 审中-公开
标题翻译：聚酰亚胺作为三维IC应用的激光释放材料
公开(公告)号：WO2016014648A3
公开(公告)日：2016-05-19
申请号：PCT/US2015041505
申请日：2015-07-22
申请人： BREWER SCIENCE INC
发明人： LIU XIAO , BAI DONGSHUN , FLAIM TONY D , ZHONG XING-FU , WU QI
IPC分类号： H01L21/58
CPC分类号： B32B7/06 , B05D3/007 , B32B27/06 , B32B37/14 , B32B2255/26 , B32B2307/412 , B32B2405/00 , B32B2457/00 , C08G73/1014 , C08G73/1039 , C08G73/1067 , C09D179/08 , H01L21/6835 , H01L2221/68318 , H01L2221/68327 , H01L2221/6834 , H01L2221/68381 , Y10S156/93 , Y10S156/941 , Y10T156/1158 , Y10T156/1917
摘要： The invention broadly relates to release layer compositions that enable thin wafer handling during microelectronics manufacturing. Preferred release layers are formed from compositions comprising a polyamic acid or polyimide dissolved or dispersed in a solvent system, followed by curing and/or solvent removal at about 250°C to about 350°C for less than about 10 minutes, yielding a thin film. This process forms the release compositions into polyimide release layers that can be used in temporary bonding processes, and laser debonded after the desired processing has been carried out.
摘要翻译：本发明广泛地涉及在微电子制造过程中能够进行薄晶片处理的剥离层组合物。优选的释放层由包含溶解或分散在溶剂体系中的聚酰胺酸或聚酰亚胺的组合物形成，随后在约250℃至约350℃下固化和/或除去溶剂小于约10分钟，产生薄膜。该过程将释放组合物形成聚酰亚胺释放层，其可以用于临时粘合过程，并且在期望的处理已经进行之后激光剥离。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式