专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2019066801A1 INTEGRATED CIRCUIT PACKAGES WITH PATTERNED PROTECTIVE MATERIAL 审中-公开
公开(公告)号：WO2019066801A1
公开(公告)日：2019-04-04
申请号：PCT/US2017/053694
申请日：2017-09-27
申请人： INTEL CORPORATION
发明人： YAZZIE, Kyle , YAGNAMURTHY, Naga Sivakumar , MALATKAR, Pramod , CHIU, Chia-Pin , MAMODIA, Mohit , GALLINA, Mark J. , NEERUKATTI, Rajesh Kumar , BAUTISTA, Joseph , DRAKE, Michael Gregory
IPC分类号： H01L23/373 , H01L23/367
CPC分类号： H01L23/4006 , H01L23/427 , H01L23/49827 , H01L2023/405 , H01L2023/4056 , H01L2023/4068 , H01L2224/16225 , H01L2224/73253
摘要： Disclosed herein are integrated circuit (IC) packages with an electronic component having a patterned protective material on a face, as well as related devices and methods. In some embodiments, a computing device may include: an integrated circuit (IC) package with an electronic component having a protective material on the back face of the electronic component, where the protective material is patterned to include an area on the back face of the electronic component that is not covered by the protective material; a circuit board, where the IC package is electrically coupled to the circuit board; and a heat spreader, where the heat spreader is secured to the circuit board and in thermal contact with the area on the back face of the electronic component that is not covered by the protective material.

2. 发明申请

WO2018212498A1 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스 审中-公开
公开(公告)号：WO2018212498A1
公开(公告)日：2018-11-22
申请号：PCT/KR2018/005294
申请日：2018-05-09
申请人： 엘지이노텍 주식회사
发明人： 임준영 , 박종석 , 윤형규 , 임성환 , 양기욱 , 유대성
IPC分类号： H05K1/14 , H05K1/09 , H05K3/28 , H01L23/495 , H01L23/522 , H01L25/065
CPC分类号： H01L23/495 , H01L23/522 , H01L25/065 , H01L2224/16225 , H01L2224/81 , H05K1/09 , H05K1/14 , H05K3/28
摘要： 실시예에 따른 올인원 칩 온 필름용 연성 회로기판은 기판; 상기 기판 상에 배치되는 전도성 패턴부; 및 상기 전도성 패턴부 상에 부분적으로 배치되는 보호층을 포함하고, 상기 전도성 패턴부는 서로 이격하여 배치되는 제 1 전도성 패턴부 및 제 2 전도성 패턴부를 포함하고, 상기 제 1 전도성 패턴부 및 상기 제 2 전도성 패턴부는 각각 상기 기판 상에 차례로 배치되는 배선 패턴층, 제 1 도금층 및 제 2 도금층을 포함하고, 상기 제 1 전도성 패턴부는 상기 보호층이 오픈된 제 1 오픈 영역을 포함하고, 상기 제 2 전도성 패턴부는 상기 보호층이 오픈된 제 2 오픈 영역을 포함하고, 상기 제 1 오픈 영역에서 상기 제 2 도금층의 주석의 함량은 상기 제 2 오픈 영역에서 상기 제 2 도금층의 주석의 함량보다 많은 것을 포함할 수 있다.

3. 发明申请

WO2017223255A1 LIGHT EMITTING DIODE PACKAGE 审中-公开
标题翻译：发光二极管封装
公开(公告)号：WO2017223255A1
公开(公告)日：2017-12-28
申请号：PCT/US2017/038625
申请日：2017-06-21
申请人： SORAA, INC.
发明人： HUANG, Kevin , DAVID, Aurelien J.F. , EBERLE, Stefan , MODI, Rohit , WEST, Scott , CHICH, Michael J. , ALDAZ, Rafael I. , CRAVEN, Michael D.
IPC分类号： H01L33/10 , F21K9/62 , F21V7/00 , H01L33/02 , H01L33/26 , H01L33/44 , H01L33/46
CPC分类号： H01L33/46 , H01L25/0753 , H01L33/20 , H01L33/486 , H01L33/60 , H01L33/62 , H01L2224/16225 , H01L2933/0058 , H01L2933/0066
摘要： In one embodiment, the LED package comprises: (a) a submount comprising a substrate, at least one electrical interface, and a non-conductive reflective material disposed over substantially all of submount except for the at least one electrical interface; and (b) an LED chip having sides and at least one contact, the LED chip being flip-chip mounted to the submount such that the at least one contact is electrically connected to the at least one electrical interface, the LED chip covering a substantial portion of the at least one electrical interface, substantially all of the chip extending above the reflective material.
摘要翻译：在一个实施例中，所述LED封装包括：（a）包括基板，至少一个电接口和非导电反射材料的基台，所述基台基本上布置在除了所述至少一个基台一个电接口; 和（b）具有侧面和至少一个触点的LED芯片，所述LED芯片倒装安装到所述基座上，使得所述至少一个触点电连接到所述至少一个电接口，所述LED芯片覆盖大量至少一个电接口的一部分，基本上全部芯片在反射材料上方延伸。

4. 发明申请

WO2017208726A1 発光装置、及び発光装置の製造方法审中-公开
标题翻译：发光装置及发光装置的制造方法
公开(公告)号：WO2017208726A1
公开(公告)日：2017-12-07
申请号：PCT/JP2017/017275
申请日：2017-05-02
申请人：デクセリアルズ株式会社
发明人：波木　秀次 , 本庄　慶司 , 樋口　靖幸
IPC分类号： H01L33/62 , H01L21/60
CPC分类号： H01L33/62 , H01L25/0753 , H01L33/54 , H01L33/56 , H01L2224/16225 , H01L2224/73204 , H01L2224/83192 , H01L2933/0066 , H01L2933/0091
摘要：発光素子の接続不良を抑制し、優れた導通性を得ることができる発光装置、及び発光装置の製造方法を提供する。基板は、第１の発光素子（１１）が実装される第１の実装領域（３１）と、第２の発光素子（１２）が実装される第２の実装領域（３２）と、第１の発光素子（１１）及び第２の発光素子（１２）の一方の電極が接続される第１の電極（２１）と、第１の実装領域（３１）に形成され、第１の発光素子（１１）の他方の電極が接続される第２の電極（２２）と、第２の実装領域（３２）に形成され、第２の発光素子（１２）の他方の電極が接続される第３の電極（２３）とを有する。第１の電極（２１）には、第１の実装領域（３１）と第２の実装領域（３２）との間に溝（３３）が形成されている。
摘要翻译：提供了一种发光器件和用于制造发光器件的方法，其能够抑制发光元件的不良连接并且可以获得优异的导电性。基板，所述第一和所述安装区域（31），其中所述第一发光元件（11）安装，其中，所述第二发光元件（12）被安装在第二安装区域（32），第一形成在第一安装区域（31），所述第一发光元件，其发光元件（11）和所述第二发光元件（12）的一个电极连接（21）的第一电极，（11 第二电极，第二发光元件的另一电极连接到第二电极;第二电极，连接到第二发光元件的另一电极; （23）和一个。在第一安装区域（31）和第二安装区域（32）之间的第一电极（21）中形成槽（33）。

5. 发明申请

WO2017208309A1 電子モジュールおよび電子モジュールの製造方法审中-公开
标题翻译：电子模块及电子模块的制造方法
公开(公告)号：WO2017208309A1
公开(公告)日：2017-12-07
申请号：PCT/JP2016/065925
申请日：2016-05-30
申请人：三菱電機株式会社
发明人：多田　清和 , 永田　雄一
IPC分类号： H05K3/46 , H01L23/12 , H05K1/02 , H05K7/20
CPC分类号： H01L23/12 , H01L2224/16225 , H01L2924/19105 , H05K1/02 , H05K3/46 , H05K7/20
摘要：　複数の絶縁性の基材（１０ａ，１０ｂ）および基材（１０ａ，１０ｂ）間に形成された内層配線パターン（１１ｂ）を備えた多層配線基板からなる基板と、基板の表面に設けられた配線パターン（１１ａ）と、配線パターン（１１ａ）上に搭載された制御用ＩＣ（３）、チップコンデンサ（４）などの電子部品と、電子部品が搭載された面上の内層配線パターン（１１ｂ）と対向する位置に面実装され、基材（１０ａ，１０ｂ）を貫通する貫通部を介して内層配線パターンに熱的に接続された放熱フィン（２）と、を備えたことを特徴とする。
摘要翻译：由具有
多个绝缘基材（10A，10B）的多层布线基板和所述基板（10A，10B）（11B）之间形成的内部布线图案的衬底，设置在基板表面上的布线图案（11a），安装在布线图案（11a）上的控制IC（3）和芯片电容器（4）等电子部件，并且，散热翅片（2）在与散热翅片（2）的内层布线图案（11b）相对的位置处表面安装，并经由贯通基材（10a，10b）的贯通部与内层布线图案热连接，它的特点是。

6. 发明申请

WO2017204789A1 PACKAGE SUBSTRATES WITH INTEGRAL DEVICES 审中-公开
标题翻译：包装基板与整体设备
公开(公告)号：WO2017204789A1
公开(公告)日：2017-11-30
申请号：PCT/US2016/034016
申请日：2016-05-25
申请人： INTEL CORPORATION
发明人： MAY, Robert Alan , DARMAWIKARTA, Kristof Kuwawi , BOYAPATI, Sri Ranga Sai
IPC分类号： H01L23/538 , H01L23/522 , H01L23/525 , H01L23/498
CPC分类号： H01L23/5389 , H01L21/4846 , H01L23/498 , H01L23/49822 , H01L23/49838 , H01L23/522 , H01L23/525 , H01L23/538 , H01L23/5384 , H01L27/1218 , H01L28/60 , H01L29/786 , H01L2224/16225 , H01L2924/15192 , H01L2924/15311
摘要： Disclosed herein are package substrates with integrated components, as well as related apparatuses and methods. For example, in some embodiments, an integrated circuit (IC) package, may include: a substrate having opposing first and second faces, an insulating material disposed between the first and second faces, and a thin film transistor (TFT) disposed between the first and second faces, wherein a conductive portion of the TFT is disposed on a layer of the insulating material, and the conductive portion of the TFT is a gate, source, or drain of the TFT; and a die coupled to the first face of the substrate.
摘要翻译：这里公开了具有集成组件的封装基板以及相关的装置和方法。例如，在一些实施例中，集成电路（IC）封装可以包括：具有相对的第一和第二面的基板，设置在第一和第二面之间的绝缘材料以及设置在第一和第二面之间的薄膜晶体管（TFT）所述薄膜晶体管的导电部分设置在所述绝缘材料层上，所述薄膜晶体管的导电部分为所述薄膜晶体管的栅极，源极或漏极; 以及耦合到基板的第一面的管芯。

7. 发明申请

WO2017203859A1 電子回路装置及び方法审中-公开
标题翻译：电子电路装置和方法
公开(公告)号：WO2017203859A1
公开(公告)日：2017-11-30
申请号：PCT/JP2017/014757
申请日：2017-04-11
申请人：日立オートモティブシステムズ株式会社
发明人：上之　恵子 , 横塚　剛秀 , 小山　克也
IPC分类号： H05K3/34 , H01L23/12 , H05K3/28
CPC分类号： H01L23/12 , H01L2224/16225 , H01L2924/19105 , H05K3/28 , H05K3/34
摘要：電子部品の電極と回路基板の導体を接合する導電性接合材の高さを確保しつつ、導電性接合材の内部のボイドを低減することができる電子回路装置及び方法を提供する。電子制御装置１００（電子回路装置）は、電子部品１と、回路基板６と、導電性接合材３と、非金属部材７（絶縁性部材）と、を備える。電子部品１は、電極２を有し、回路基板６は、電極２に対向する導体５を有する。導電性接合材３は、電極２と導体５とを接合する。非金属部材７（絶縁性部材）は、導電性接合材３の中に配置され、導体５と電極２に接する。
摘要翻译：一种电子电路装置，其能够在确保用于接合电子部件的电极和电路板的导体的导电接合材料的高度的同时减少导电接合材料内部的空隙，以及提供一种方法。电子控制装置100（电子电路装置）包括电子部件1，电路基板6，导电性接合材料3以及非金属部件7（绝缘部件）。电子部件1具有电极2，电路基板6具有与电极2相对的导体5。导电键合材料3键合电极2和导体5。非导电性部件7（绝缘部件）配置在导电性接合材料3中，与导体5和电极2接触。

8. 发明申请

WO2017171872A1 LAYERED SUBSTRATE FOR MICROELECTRONIC DEVICES 审中-公开
标题翻译：用于微电子器件的分层基板
公开(公告)号：WO2017171872A1
公开(公告)日：2017-10-05
申请号：PCT/US2016/025723
申请日：2016-04-01
申请人： INTEL CORPORATION
发明人： GLASS, Glenn A. , MURTHY, Anand S.
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/78 , H01L21/02376 , H01L21/02378 , H01L21/02447 , H01L21/02488 , H01L21/02521 , H01L21/845 , H01L2224/16225
摘要： The present disclosure provides systems and methods for a layered substrate. A layered substrate may include a core comprising graphite. The layered substrate may also include a coating layer comprising a coating material that surrounds the core, wherein the coating material has a melting point that is greater than a melting point of silicon.
摘要翻译：本公开提供了用于分层基板的系统和方法。层状基底可以包括含石墨的芯。所述分层基材还可以包括包含围绕所述核的涂层材料的涂层，其中所述涂层材料具有大于硅熔点的熔点。

9. 发明申请

WO2017138121A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2017138121A1
公开(公告)日：2017-08-17
申请号：PCT/JP2016/054003
申请日：2016-02-10
申请人：ルネサスエレクトロニクス株式会社
发明人：中川　和之 , 寺島　克司 , 土屋　恵太 , 佐藤　嘉昭 , 内田　浩享 , 萱島　祐治 , 仮屋崎　修一 , 馬場　伸治
IPC分类号： H01L25/065 , H01L25/07 , H01L25/18
CPC分类号： H01L25/065 , H01L25/07 , H01L25/18 , H01L2224/16225 , H01L2924/15174 , H01L2924/15192
摘要：　一実施の形態による半導体装置は、配線基板に搭載される第１半導体部品および第２半導体部品を有している。上記第１半導体部品は、外部との間で第１信号を伝送する第１端子、および上記第２半導体部品との間で第２信号を伝送する第２端子を有する。また、上記第２半導体部品は、上記第１半導体部品との間で上記第２信号を伝送する第３端子を有する。また、上記第１信号は上記第２信号より高い周波数で伝送される。また、上記第１半導体部品の上記第２端子と上記第２半導体部品の上記第３端子は、上記第１配線部材を介して電気的に接続されている。また、上記第１半導体部品の上記第１端子は、上記第１配線部材を介さず、かつ、第１バンプ電極を介して上記配線基板と電気的に接続されるものである。
摘要翻译：根据一个实施例的半导体器件具有安装在布线衬底上的第一半导体组件和第二半导体组件。第一半导体组件具有用于将第一信号传输到和从外部发送第一端子的第二端子，且第二半导体器件之间的第二信号。第二半导体器件具有用于将第二信号与第一半导体器件一起传输的第三端子。而且，第一信号以比第二信号更高的频率发送。另外，上述所说的第二端与所述第一半导体元件的所述第二半导体元件的第三端子经由第一布线构件电连接。此外，第一半导体部件的第一端子经由第一凸块电极而不经过第一配线部件而与配线基板电连接。

10. 发明申请

WO2017130553A1 発光装置、バックライト装置、および発光装置の製造方法审中-公开
标题翻译：发光装置，背光装置及发光装置的制造方法
公开(公告)号：WO2017130553A1
公开(公告)日：2017-08-03
申请号：PCT/JP2016/085015
申请日：2016-11-25
申请人：オムロン株式会社
发明人：川井　若浩 , 大竹　和幸
IPC分类号： H01L33/54 , F21S2/00 , H01L51/50 , H05B33/02 , H05B33/10 , H05B33/26 , F21Y115/10 , F21Y115/20
CPC分类号： F21S2/00 , H01L33/54 , H01L51/50 , H01L2224/16225 , H05B33/02 , H05B33/10 , H05B33/26
摘要：より小型化かつ薄型化された発光装置を実現する。発光装置（１）において、ＬＥＤ素子（３～６）は、発光部（３２～６２）が樹脂成型体（２）における側面（２２）に露出しかつ陽極（３３～６３）および陰極（３４～６４）が樹脂成型体（２）における側面（２２）と直交する裏面（２３）に露出するように、樹脂成型体（２）に埋設されている。
摘要翻译：实现更小和更薄的发光器件。在该发光装置（1），LED元件（3-6）中，在树脂成型体的侧面（22）的发光部分（32至62）被暴露（2）和阳极（33到63）和阴极（34〜 64）以与树脂成型体（2）的侧面（22）正交的背面（23）露出的方式埋入树脂成型体（2）内。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式