专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2017145537A1 撮像装置および撮像装置の製造方法审中-公开
标题翻译：成像装置和成像装置的制造方法
公开(公告)号：WO2017145537A1
公开(公告)日：2017-08-31
申请号：PCT/JP2017/000533
申请日：2017-01-11
申请人：ソニー株式会社
发明人：中溝　正彦
IPC分类号： H01L27/146 , H04N5/357 , H04N5/369 , H04N5/374 , H04N5/378
CPC分类号： H01L27/14634 , H01L21/26586 , H01L24/08 , H01L24/80 , H01L27/146 , H01L27/14605 , H01L27/1461 , H01L27/14612 , H01L27/1463 , H01L27/14636 , H01L27/1464 , H01L27/14656 , H01L27/14689 , H01L27/1469 , H01L2224/0557 , H01L2224/08146 , H01L2224/80203 , H04N5/357 , H04N5/369 , H04N5/3698 , H04N5/374 , H04N5/378
摘要：複数の半導体チップにより構成された撮像装置においてノイズの影響を軽減する。　第１の半導体チップは、入射した光に応じた信号である入力信号が制御端子に入力される信号入力トランジスタと、信号入力トランジスタと差動対を構成して参照信号が制御端子に入力される参照入力トランジスタと、信号入力トランジスタおよび参照入力トランジスタの何れか１つに流れる電流が入力信号と参照信号との差分に応じて変化した際に当該電流の変化を入力信号と参照信号との比較の結果として伝達する第１の信号線と、第１の信号線と電気的に接続される第１のパッドとを備える。第２の半導体チップは、比較の結果を処理する処理回路と、処理回路に電気的に接続されて比較の結果を処理回路に伝達する第２の信号線と、第２の信号線に電気的に接続されるとともに第１のパッドと電気的に接続される第２のパッドとを備える。
摘要翻译：减少由多个半导体芯片构成的成像装置中的噪声的影响。第一半导体芯片包括信号输入晶体管和差分输入端，信号输入晶体管被输入到控制端，作为与入射光对应的信号的输入信号被输入到该控制端，并且参考信号被输入到控制端当流经参考输入晶体管和信号输入晶体管以及参考输入晶体管中的一个的电流根据输入信号和参考信号之间的差异而改变时，电流的改变与输入信号和参考信号作为结果发送的第一信号线和电连接到第一信号线的第一焊盘。第二半导体芯片包括用于处理比较结果的处理电路，电连接到处理电路以将比较结果发送到处理电路的第二信号线，电连接到第二信号线的第二信号线，以及连接到第一焊盘并电连接到第一焊盘的第二焊盘。

2. 发明申请

WO2017142637A1 CHIP PACKAGE ASSEMBLY WITH POWER MANAGEMENT INTEGRATED CIRCUIT AND INTEGRATED CIRCUIT DIE 审中-公开
标题翻译：具有电源管理集成电路和集成电路芯片的芯片封装组件
公开(公告)号：WO2017142637A1
公开(公告)日：2017-08-24
申请号：PCT/US2017/012379
申请日：2017-01-05
申请人： XILINX, INC.
发明人： TRIMBERGER, Stephen, M. , MARDI, Mohsen, H. , MAHONEY, David, M.
IPC分类号： H01L25/16 , H01L25/065 , H01L23/00
CPC分类号： H01L25/18 , H01L23/49833 , H01L23/49838 , H01L23/5389 , H01L24/05 , H01L24/06 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/81 , H01L25/0652 , H01L25/0655 , H01L25/0657 , H01L25/16 , H01L2224/0401 , H01L2224/0557 , H01L2224/06181 , H01L2224/131 , H01L2224/16145 , H01L2224/16148 , H01L2224/16225 , H01L2224/16227 , H01L2224/1703 , H01L2224/17181 , H01L2224/81193 , H01L2225/06513 , H01L2225/06517 , H01L2225/06555 , H01L2225/06568 , H01L2225/06572 , H01L2924/14 , H01L2924/1431 , H01L2924/1434 , H01L2924/15153 , H01L2924/15192 , H01L2924/15311 , H01L2924/19107 , H01L2924/014 , H01L2924/00014
摘要： A chip package assembly (100, 200, 400, 600) is provided that includes a substrate (104), at least one integrated circuit (IC) die (102) and a power management integrated circuit (PMIC) (106). In one example, the IC die of the chip package assembly is disposed on a first surface (112) of the substrate. The PMIC die (106) has a first surface (116) having outputs (132) electrically coupled to the second surface of the IC die. The PMIC die (106) also has a second surface (118) facing away from the first surface. The second surface of the PMIC die (106) has inputs (132) that are electrically coupled to the first surface of the substrate.
摘要翻译：提供了一种芯片封装组件（100,200,400,600），其包括衬底（104），至少一个集成电路（IC）管芯（102）和功率管理集成电路（ PMIC）（106）。在一个示例中，芯片封装组件的IC裸片设置在衬底的第一表面（112）上。 PMIC管芯（106）具有第一表面（116），该第一表面（116）具有电耦合到IC管芯的第二表面的输出（132）。 PMIC管芯（106）还具有背离第一表面的第二表面（118）。 PMIC管芯（106）的第二表面具有电耦合到衬底的第一表面的输入（132）。

3. 发明申请

WO2014196105A1 半導体装置及びその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2014196105A1
公开(公告)日：2014-12-11
申请号：PCT/JP2014/000851
申请日：2014-02-19
申请人：パナソニックIPマネジメント株式会社
发明人：宮島　弘樹
IPC分类号： H01L21/3205 , H01L21/02 , H01L21/301 , H01L21/768 , H01L23/522 , H01L25/065 , H01L25/07 , H01L25/18
CPC分类号： H01L25/0657 , H01L21/561 , H01L21/568 , H01L23/3107 , H01L23/3114 , H01L23/481 , H01L23/5389 , H01L24/08 , H01L24/09 , H01L24/19 , H01L24/20 , H01L24/80 , H01L24/94 , H01L24/96 , H01L24/97 , H01L25/18 , H01L25/50 , H01L2224/0237 , H01L2224/04105 , H01L2224/05124 , H01L2224/05147 , H01L2224/05155 , H01L2224/05184 , H01L2224/05552 , H01L2224/05555 , H01L2224/0557 , H01L2224/05624 , H01L2224/05647 , H01L2224/05655 , H01L2224/05684 , H01L2224/06181 , H01L2224/08145 , H01L2224/08146 , H01L2224/94 , H01L2224/96 , H01L2224/97 , H01L2225/06513 , H01L2225/06541 , H01L2225/06568 , H01L2924/00014 , H01L2924/05042 , H01L2924/05442 , H01L2924/143 , H01L2924/1431 , H01L2924/1434 , H01L2924/146 , H01L2924/18162 , H01L2224/80 , H01L2224/84
摘要：　半導体装置は、第１電極１２２を含む第１表面層１１２が設けられた第１基板１０１と、第２電極１４２を含む第２表面層１３２とを有し、第２表面層１３２を第１表面層１１２と接するようにして第１基板１０１と直接接合された拡張第２基板１０２と、第１基板１０１又は第２基板１３１を貫通する貫通電極１１３とを備えている。第２表面層１３２は、第２基板１３１及び樹脂部１３５により構成された拡張第２主面１７２Ａの上に設けられている。第２基板１３１の平面サイズは、第１基板１０１の平面サイズよりも小さく、第１電極１２２と第２電極１４２とは、互いに接して接続されている。
摘要翻译：该半导体装置设置有：第一基板（101），其中设置有包括第一电极（122）的第一表面层（112）延伸的第二基板（102），其设置有包括第二电极（142）的第二表面层（132），并且直接接合到第一基板（101），使得第二表面层（132）接触与第一表面层（112）; 以及穿过第一基板（101）或第二基板（131）的贯通电极（113）。第二表面层（132）设置在由第二基板（131）和树脂部分（135）构成的延伸的第二主表面（172A）上。第二基板（131）的平面尺寸小于第一基板（101）的平面尺寸。第一电极（122）和第二电极（142）彼此接触并连接。

4. 发明申请

WO2014171977A1 SEMICONDUCTOR PACKAGE HAVING IC DICE AND VOLTAGE TUNERS 审中-公开
标题翻译：具有IC数字和电压调谐器的半导体封装
公开(公告)号：WO2014171977A1
公开(公告)日：2014-10-23
申请号：PCT/US2013/073683
申请日：2013-12-06
申请人： XILINX, INC.
发明人： VO, Thao, H.T. , GAN, Andy, H. , LI, Xiao-Yu , KLEIN, Matthew, H.
IPC分类号： H01L25/065 , G06F1/32
CPC分类号： H01L25/0652 , G06F1/3203 , G06F1/324 , G06F17/5045 , G06F17/5054 , H01L25/0655 , H01L2224/0401 , H01L2224/0557 , H01L2224/06181 , H01L2224/14181 , H01L2224/16145 , H01L2224/16225 , H01L2224/48227 , H01L2224/73257 , H01L2924/00014 , H01L2924/15192 , H01L2924/15311 , H01L2224/05552
摘要： A semiconductor package includes an interposer (208, 326, 416, 516) and a plurality of integrated circuit (IC) dice (102-108, 232-234, 322-324, 412-414, 512-514) disposed on and intercoupled via the interposer. A first IC die (102, 232, 322, 412, 512) has a clock speed rating that is greater than a clock speed rating of another (104-108, 234, 324, 414, 514) of the IC dice. A plurality of programmable voltage tuners (1 10-1 16, 202-204, 312 & 316, 402-404, 502-504) are coupled to the plurality of IC dice, respectively. A first voltage tuner (1 10, 202, 312, 402, 502) is coupled to the first IC die (102, 232, 322, 412, 512), and the first voltage tuner is programmed to reduce a voltage level of a voltage input to the first voltage tuner and output the reduced voltage to the first IC die.
摘要翻译：半导体封装包括插入器（208,326,416,516）和多个集成电路（IC）芯片（102-108,232-234,322-324,412-414,512-514），其设置在并联上通过插入器。第一IC芯片（102,232,322,412,512）的时钟速度额定值大于IC芯片的另一个时钟速度等级（104-108,234,324,414,514）。多个可编程电压调谐器（110-116,202-204,312和316,402-404,502-504）分别耦合到多个IC芯片。第一电压调谐器（110,202,312,402,502）耦合到第一IC管芯（102,232,312,412,512），并且第一电压调谐器被编程以降低电压的电压电平输入到第一电压调谐器并将降低的电压输出到第一IC芯片。

5. 发明申请

WO2014039546A1 ELECTRONIC DEVICES UTILIZING CONTACT PADS WITH PROTRUSIONS AND METHODS FOR FABRICATION 审中-公开
标题翻译：电子设备利用接触垫与制造方法和制造方法
公开(公告)号：WO2014039546A1
公开(公告)日：2014-03-13
申请号：PCT/US2013/058046
申请日：2013-09-04
申请人： RESEARCH TRIANGLE INSTITUTE, INTERNATIONAL
发明人： VICK, Eric , CUNNINGHAM, Garry, Brian , TEMPLE, Dorota
IPC分类号： H01L21/60 , H01L21/3205
CPC分类号： H01L21/76898 , H01L23/481 , H01L23/49827 , H01L24/03 , H01L24/05 , H01L24/06 , H01L24/16 , H01L24/94 , H01L25/0657 , H01L2224/0311 , H01L2224/0345 , H01L2224/03462 , H01L2224/036 , H01L2224/039 , H01L2224/0401 , H01L2224/05025 , H01L2224/05096 , H01L2224/05555 , H01L2224/05557 , H01L2224/05569 , H01L2224/0557 , H01L2224/05572 , H01L2224/056 , H01L2224/05624 , H01L2224/05639 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05666 , H01L2224/05676 , H01L2224/05684 , H01L2224/05687 , H01L2224/06181 , H01L2224/13025 , H01L2224/16146 , H01L2224/16235 , H01L2224/94 , H01L2225/06513 , H01L2225/06541 , H01L2924/12042 , H01L2924/1461 , H01L2924/00014 , H01L2924/0476 , H01L2924/01074 , H01L2924/04941 , H01L2224/0239 , H01L2924/01029 , H01L2924/01013 , H01L2924/01022 , H01L2924/01028 , H01L2924/01079 , H01L2924/01047 , H01L2924/01044 , H01L2224/03 , H01L2924/00
摘要： An electronic device includes a substrate including a front side, a back side, a thickness between the front side and back side, one or more front- side vias extending from the front side into a part of the thickness, and an interconnect via extending from the back side toward the front side; a contact pad on the front side and including one or more protrusions extending through corresponding front- side vias and into the interconnect via; and an interconnect extending through the interconnect via and into contact with the protrusion(s).
摘要翻译：一种电子设备包括：基板，包括前侧，背面，前侧和后侧之间的厚度，从前侧延伸到厚度的一部分的一个或多个前侧通孔;以及互连件，背面朝前方; 在前侧上的接触垫，包括一个或多个延伸穿过对应的前侧通孔并进入互连通孔的突起; 以及通过互连件延伸并与突起接触的互连。

6. 发明申请

WO2013133015A1 半導体装置の製造方法および半導体装置の製造装置审中-公开
标题翻译：制造半导体器件的方法和装置
公开(公告)号：WO2013133015A1
公开(公告)日：2013-09-12
申请号：PCT/JP2013/054096
申请日：2013-02-20
申请人：東レ株式会社
发明人：朝日昇 , 野中敏央 , 新関彰一
IPC分类号： H01L21/60 , H01L25/065 , H01L25/07 , H01L25/18
CPC分类号： H01L24/83 , B32B37/0046 , B32B38/004 , B32B2307/202 , B32B2311/00 , B32B2457/14 , H01L24/13 , H01L24/16 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/75 , H01L24/81 , H01L24/92 , H01L25/0657 , H01L25/50 , H01L2223/54426 , H01L2224/0401 , H01L2224/0557 , H01L2224/13025 , H01L2224/13082 , H01L2224/131 , H01L2224/13111 , H01L2224/13147 , H01L2224/14181 , H01L2224/16146 , H01L2224/16238 , H01L2224/27003 , H01L2224/2732 , H01L2224/27334 , H01L2224/27416 , H01L2224/27436 , H01L2224/2929 , H01L2224/29386 , H01L2224/32145 , H01L2224/32225 , H01L2224/73104 , H01L2224/73204 , H01L2224/75252 , H01L2224/75253 , H01L2224/753 , H01L2224/75315 , H01L2224/75317 , H01L2224/7532 , H01L2224/81005 , H01L2224/8113 , H01L2224/81132 , H01L2224/81191 , H01L2224/81203 , H01L2224/81815 , H01L2224/83191 , H01L2224/83203 , H01L2224/83862 , H01L2224/9211 , H01L2224/94 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06565 , H01L2924/00013 , H01L2924/00014 , H01L2924/10253 , H01L2924/1301 , H01L2924/157 , H01L2924/15787 , H01L2924/15788 , H01L2224/16225 , H01L2924/00012 , H01L2224/27 , H01L2924/01047 , H01L2224/16145 , H01L2924/00 , H01L2224/81 , H01L2224/83 , H01L2224/13099 , H01L2224/05099 , H01L2224/05599 , H01L2924/014 , H01L2224/05552
摘要：　バンプを有する半導体チップを、該バンプに対応した電極を有する基板に、熱硬化性接着剤層を介してはんだ接続する半導体装置の製造方法であって：（Ａ）半導体チップのバンプを有する面に、あらかじめ熱硬化性接着剤層を形成する工程、（Ｂ）熱硬化性接着剤層が形成された半導体チップの熱硬化性接着剤層側の面と基板とを合わせて、ヒートツールを用いて仮圧着し、仮圧着積層体を得る工程、（Ｃ）該ヒートツールと該仮圧着積層体の半導体チップ側の面との間に、熱伝導率１００Ｗ／ｍＫ以上の保護フィルムを介在させ、ヒートツールを用いて、半導体チップと基板との間のはんだを溶融させると同時に熱硬化性接着剤層を硬化させる工程、をこの順に有する半導体装置の製造方法。樹脂がはんだバンプと電極パッドとの間に挟まることなく、良好な接続が得られる半導体装置の製造方法を提供する。
摘要翻译：提供一种用于制造半导体器件的方法，其中焊料将具有经过加热硬化的接合剂层的凸块的半导体芯片连接到具有对应于所述凸块的电极的基板，所述半导体器件依次包括：（A）预先在具有半导体芯片的凸块的表面上的热硬化接合层; （B）将形成有加热硬化的粘合剂层的半导体芯片的加热硬化的粘合剂层侧的表面与基板进行匹配的工序，通过使用热封进行预结合，得到预粘合层; 和（C）在热封和预接合层的半导体芯片侧的表面之间放置热导率为至少100W / mK的保护膜，并使用热封来硬化热硬化的粘合剂层同时熔化半导体芯片和衬底之间的焊料。制造半导体器件的方法是获得良好的连接，而不会在焊料凸块之间夹持树脂，并且提供电极焊盘。

7. 发明申请

WO2013052441A3 STUB MINIMIZATION FOR WIREBOND STACKED ASSEMBLIES WITHOUT WINDOWS 审中-公开
标题翻译：用于无窗口的无线堆叠组件的最小化
公开(公告)号：WO2013052441A3
公开(公告)日：2013-08-15
申请号：PCT/US2012058398
申请日：2012-10-02
申请人： INVENSAS CORP
发明人： CRISP RICHARD DEWITT , ZOHNI WAEL , HABA BELGACEM , LAMBRECHT FRANK
IPC分类号： H01L23/498 , G11C5/02 , G11C5/04 , G11C5/06 , H01L23/00 , H01L23/13 , H01L23/31 , H01L23/34 , H01L23/36 , H01L23/48 , H01L25/065 , H01L25/18
CPC分类号： G11C5/04 , G11C5/02 , G11C5/063 , G11C5/066 , H01L23/13 , H01L23/3128 , H01L23/36 , H01L23/49816 , H01L23/49827 , H01L23/49838 , H01L23/50 , H01L24/06 , H01L24/13 , H01L24/16 , H01L24/24 , H01L24/48 , H01L24/49 , H01L24/73 , H01L25/0652 , H01L25/0655 , H01L25/0657 , H01L25/18 , H01L2224/02375 , H01L2224/02379 , H01L2224/0401 , H01L2224/04042 , H01L2224/05554 , H01L2224/05569 , H01L2224/0557 , H01L2224/06155 , H01L2224/06156 , H01L2224/06165 , H01L2224/06179 , H01L2224/06181 , H01L2224/06515 , H01L2224/12105 , H01L2224/131 , H01L2224/13109 , H01L2224/13111 , H01L2224/13144 , H01L2224/13147 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/24145 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/4824 , H01L2224/48471 , H01L2224/49113 , H01L2224/49175 , H01L2224/73204 , H01L2224/73207 , H01L2224/73215 , H01L2224/73253 , H01L2224/73265 , H01L2225/06506 , H01L2225/06513 , H01L2225/06517 , H01L2225/06524 , H01L2225/06541 , H01L2225/06551 , H01L2225/06558 , H01L2225/06562 , H01L2225/06565 , H01L2225/06568 , H01L2225/06575 , H01L2225/06589 , H01L2924/00014 , H01L2924/01322 , H01L2924/10161 , H01L2924/1434 , H01L2924/1435 , H01L2924/1436 , H01L2924/1438 , H01L2924/15172 , H01L2924/15192 , H01L2924/15311 , H01L2924/157 , H01L2924/15787 , H01L2924/15788 , H01L2924/1579 , H01L2924/181 , H01L2924/18161 , H01L2924/3011 , H05K1/181 , H05K2201/09227 , H05K2201/10159 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/05599
摘要： A microelectronic package (100) can include a plurality of vertically stacked semiconductor chips 632, 637, the front face of at least one chip facing away from a first substrate surface (108), one or more columns (138, 143) of contacts (132) extending in a first direction (142) along surface (108). Columns (104A, 107B, 109A, 109B) of terminals (105 107) exposed at a second substrate surface (110) extend in the first direction. First terminals (105) disposed in a central region (112) of surface (110) which has width (152) not more than three and one-half times a minimum pitch (150) of the columns of terminals can be configured to carry address information usable to determine an addressable memory location. An axial plane of the at least one semiconductor chip can intersect the central region.
摘要翻译：微电子封装（100）可以包括多个垂直堆叠的半导体芯片632,637，至少一个芯片的前表面背离第一衬底表面（108），一个或多个接触柱（138,143） 132）沿着第一方向（142）沿着表面（108）延伸。在第二基板表面（110）处露出的端子（1057a）的列（104A，107B，109A，109B）在第一方向上延伸。布置在表面（110）的中心区域（112）中的第一端子（105）可以被配置为承载地址（110）的宽度（152）不大于端子列的最小间距（150）的三分之一倍的距离）用于确定可寻址存储器位置的信息。至少一个半导体芯片的轴向平面可以与中心区域相交。

8. 发明申请

WO2013103473A1 INTEGRATED CIRCUIT CONSTRUCTIONS HAVING THROUGH SUBSTRATE VIAS AND METHODS OF FORMING INTEGRATED CIRCUIT CONSTRUCTIONS HAVING THROUGH SUBSTRATE VIAS 审中-公开
标题翻译：具有基板VIAS的集成电路结构和通过基板VIAS形成集成电路结构的方法
公开(公告)号：WO2013103473A1
公开(公告)日：2013-07-11
申请号：PCT/US2012/068741
申请日：2012-12-10
申请人： MICRON TECHNOLOGY, INC.
发明人： GANDHI, Jaspreet, S. , WIRZ, Brandon, P. , SUN, Yangyang , WOODLAND, Josh, D.
IPC分类号： H01L23/48 , H01L23/12
CPC分类号： H01L23/481 , H01L21/563 , H01L23/293 , H01L24/05 , H01L24/06 , H01L24/11 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/17 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/81 , H01L24/83 , H01L25/0657 , H01L2224/0401 , H01L2224/05009 , H01L2224/05568 , H01L2224/0557 , H01L2224/06181 , H01L2224/11822 , H01L2224/13009 , H01L2224/13023 , H01L2224/13025 , H01L2224/13082 , H01L2224/13083 , H01L2224/131 , H01L2224/13562 , H01L2224/13564 , H01L2224/13566 , H01L2224/1357 , H01L2224/1369 , H01L2224/14131 , H01L2224/16058 , H01L2224/16146 , H01L2224/17181 , H01L2224/2919 , H01L2224/32145 , H01L2224/73204 , H01L2224/73253 , H01L2224/81011 , H01L2224/81191 , H01L2224/8123 , H01L2224/81801 , H01L2224/81862 , H01L2224/81905 , H01L2224/81907 , H01L2224/83104 , H01L2225/06513 , H01L2225/06541 , H01L2924/00014 , H01L2924/0665 , H01L2924/014 , H01L2224/05552
摘要： An integrated circuit construction includes a stack of two or more integrated circuit substrates. At least one of the substrates includes through substrate vias (TSVs) individually comprising opposing ends. A conductive bond pad is adj acent one of the ends on one side of the one substrate. A conductive solder mass is adj acent the other end projecting elevationally on the other side of the one substrate. Individual of the solder masses are bonded to a respective bond pad on an immediately adjacent substrate of the stack. Epoxy flux surrounds the individual solder masses. An epoxy material different in composition from the epoxy flux surrounds the epoxy flux on the individual solder masses. Methods of forming integrated circuit constructions are also disclosed.
摘要翻译：集成电路结构包括两个或多个集成电路基板的堆叠。衬底中的至少一个包括单独包括相对端的通过衬底通孔（TSV）。导电接合焊盘相邻于一个基板一侧的端部之一。导电焊料块的另一端相对于一个基板的另一侧突出地突出。焊料块的单个结合到堆叠的紧邻衬底上的相应接合焊盘。环氧助焊剂包围各个焊料块。与环氧树脂焊剂组成不同的环氧树脂材料围绕单个焊料块上的环氧树脂焊剂。还公开了形成集成电路结构的方法。

9. 发明申请

WO2013052411A4 STUB MINIMIZATION FOR WIREBOND ASSEMBLIES WITHOUT WINDOWS 审中-公开
标题翻译：无需WINDOWS的WIREBOND组件的STUB最小化
公开(公告)号：WO2013052411A4
公开(公告)日：2013-07-04
申请号：PCT/US2012058273
申请日：2012-10-01
申请人： INVENSAS CORP
发明人： CRISP RICHARD DEWITT , ZOHNI WAEL , HABA BELGACEM , LAMBRECHT FRANK
IPC分类号： H01L25/065 , H01L23/498
CPC分类号： G11C5/04 , G11C5/02 , G11C5/063 , G11C5/066 , H01L23/13 , H01L23/3128 , H01L23/36 , H01L23/49816 , H01L23/49827 , H01L23/49838 , H01L23/50 , H01L24/06 , H01L24/13 , H01L24/16 , H01L24/24 , H01L24/48 , H01L24/49 , H01L24/73 , H01L25/0652 , H01L25/0655 , H01L25/0657 , H01L25/18 , H01L2224/02375 , H01L2224/02379 , H01L2224/0401 , H01L2224/04042 , H01L2224/05554 , H01L2224/05569 , H01L2224/0557 , H01L2224/06155 , H01L2224/06156 , H01L2224/06165 , H01L2224/06179 , H01L2224/06181 , H01L2224/06515 , H01L2224/12105 , H01L2224/131 , H01L2224/13109 , H01L2224/13111 , H01L2224/13144 , H01L2224/13147 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/24145 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/4824 , H01L2224/48471 , H01L2224/49113 , H01L2224/49175 , H01L2224/73204 , H01L2224/73207 , H01L2224/73215 , H01L2224/73253 , H01L2224/73265 , H01L2225/06506 , H01L2225/06513 , H01L2225/06517 , H01L2225/06524 , H01L2225/06541 , H01L2225/06551 , H01L2225/06558 , H01L2225/06562 , H01L2225/06565 , H01L2225/06568 , H01L2225/06575 , H01L2225/06589 , H01L2924/00014 , H01L2924/01322 , H01L2924/10161 , H01L2924/1434 , H01L2924/1435 , H01L2924/1436 , H01L2924/1438 , H01L2924/15172 , H01L2924/15192 , H01L2924/15311 , H01L2924/157 , H01L2924/15787 , H01L2924/15788 , H01L2924/1579 , H01L2924/181 , H01L2924/18161 , H01L2924/3011 , H05K1/181 , H05K2201/09227 , H05K2201/10159 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/05599
摘要： A microelectronic package (100) can include a microelectronic element (130) mounted face up on a first surface (108) of a substrate (102), with one or more columns (138, 139) of contacts (132) in a first direction (142) along the microelectronic element front face. Columns (104A, 104B, 106A, 106B) of terminals (105 107) exposed at a second surface (110) of the substrate extend in the first direction along surface (110). First terminals (105) exposed at surface (110) in a central region (112) thereof having width (152) not more than three and one-half times a minimum pitch (150) of the columns of terminals can be configured to carry address information usable to determine an addressable memory location. An axial plane of the microelectronic element can intersect the central region.
摘要翻译：微电子封装（100）可以包括面向上安装在衬底（102）的第一表面（108）上的微电子元件（130），触点（132）的一个或多个列（138,139）沿第一方向（142）沿着微电子元件正面。暴露在衬底的第二表面（110）处的端子（105,107）的列（104A，104B，106A，106B）沿表面（110）在第一方向上延伸。在其中心区域（112）中的表面（110）处暴露的宽度（152）不超过终端列的最小间距（150）的三分之一和二分之一倍的第一终端（105）可以被配置为携带地址可用于确定可寻址存储器位置的信息。微电子元件的轴向平面可以与中心区域相交。

10. 发明申请

WO2013052322A3 STUB MINIMIZATION USING DUPLICATE SETS OF TERMINALS FOR WIREBOND ASSEMBLIES WITHOUT WINDOWS 审中-公开
标题翻译：使用不带WINDOWS的WIREBOND组件的终端设备的最小化
公开(公告)号：WO2013052322A3
公开(公告)日：2013-06-20
申请号：PCT/US2012057179
申请日：2012-09-26
申请人： INVENSAS CORP
发明人： CRISP RICHARD DEWITT , ZOHNI WAEL , HABA BELGACEM , LAMBRECHT FRANK
IPC分类号： H01L25/065 , G11C5/02 , G11C5/06 , H01L23/13 , H01L23/49 , H01L25/10
CPC分类号： G11C5/02 , G11C5/04 , G11C5/063 , H01L23/49838 , H01L23/50 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/24 , H01L24/32 , H01L24/48 , H01L24/49 , H01L24/73 , H01L25/0652 , H01L25/0655 , H01L25/0657 , H01L25/105 , H01L2224/0401 , H01L2224/04042 , H01L2224/05554 , H01L2224/0557 , H01L2224/13109 , H01L2224/13111 , H01L2224/13144 , H01L2224/16145 , H01L2224/16225 , H01L2224/24145 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/4824 , H01L2224/49113 , H01L2224/73204 , H01L2224/73215 , H01L2224/73265 , H01L2225/06506 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06551 , H01L2225/06558 , H01L2225/06562 , H01L2225/06589 , H01L2225/1023 , H01L2225/107 , H01L2924/00014 , H01L2924/01029 , H01L2924/01322 , H01L2924/10161 , H01L2924/15311 , H01L2924/181 , H01L2924/18161 , H01L2924/19041 , H01L2924/19105 , H01L2924/3011 , H05K1/181 , H05K2201/09227 , H05K2201/10159 , Y02P70/611 , H01L2924/00012 , H01L2924/00 , H01L2224/05552 , H01L2224/45099 , H01L2224/05599
摘要： A microelectronic element (101) having memory storage array function has a front face (105) facing away from a substrate (102) of a microelectronic package (100), and is electrically connected with the substrate (102) through conductive structure (112) extending above the front face (105). First and second sets (114, 124) of first terminals are exposed at a surface (110) of the substrate (102) on respective first and second sides of a theoretical axis (132), each set configured to carry address information usable to determine an addressable memory location of a memory storage array of the microelectronic element. Signal assignments of the first terminals in the first set are a mirror image of the signal assignments of the first terminals in the second set.
摘要翻译：具有存储器阵列功能的微电子元件（101）具有面向远离微电子封装（100）的衬底（102）的前表面（105），并通过导电结构（112）与衬底（102）电连接，在前面（105）的上方延伸。第一和第二组（114,124）的第一端子在理论轴（132）的相应的第一和第二侧的基板（102）的表面（110）处露出，每个组被配置为携带可用于确定的地址信息微电子元件的存储器存储阵列的可寻址存储器位置。第一组中的第一端子的信号分配是第二组中的第一端子的信号分配的镜像。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式