专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2018042534A1 半導体結晶基板、赤外線検出装置、光半導体装置、半導体装置、熱電変換素子、半導体結晶基板の製造方法及び赤外線検出装置の製造方法审中-公开
标题翻译：半导体晶体基板，红外线检测装置，光学半导体装置，半导体装置，热电转换元件，半导体晶体基板的制造方法以及红外线检测装置的制造方法
公开(公告)号：WO2018042534A1
公开(公告)日：2018-03-08
申请号：PCT/JP2016/075431
申请日：2016-08-31
申请人：富士通株式会社
发明人：奥村　滋一 , 苫米地　秀一 , 鈴木　僚
IPC分类号： H01L21/20 , G01J1/02 , H01L21/203 , H01L21/336 , H01L27/144 , H01L27/146 , H01L29/205 , H01L29/78 , H01L31/10 , H01L33/00 , H01L35/26 , H01S5/343
CPC分类号： H01L21/02502 , G01J1/02 , G01J1/0407 , G01J1/44 , H01L21/02398 , H01L21/02466 , H01L21/02546 , H01L21/02549 , H01L21/02631 , H01L21/20 , H01L21/203 , H01L21/28264 , H01L27/144 , H01L27/146 , H01L27/1467 , H01L27/14694 , H01L29/157 , H01L29/205 , H01L29/66462 , H01L29/7785 , H01L29/78 , H01L31/0304 , H01L31/035236 , H01L31/0392 , H01L31/10 , H01L31/184 , H01L33/00 , H01L33/0062 , H01L33/06 , H01L33/12 , H01L33/30 , H01L35/18 , H01L35/26 , H01L35/32 , H01L35/34 , H01S5/22 , H01S5/343
摘要：【課題】表面の平坦性の高いＧａＳｂ層が形成された半導体結晶基板を提供する。【解決手段】ＧａＳｂまたはＩｎＡｓを含む材料により形成された結晶基板と、前記結晶基板の上に、ＧａＳｂを含む材料により形成されたｎ型導電性の第１のバッファ層と、前記第１のバッファ層の上に、ＧａＳｂを含む材料により形成されたｐ型導電性の第２のバッファ層と、を有することを特徴とする半導体結晶基板により上記課題を解決する。
摘要翻译：要解决的问题：提供一种其上形成有高表面平坦度的GaSb层的半导体晶体基板。在晶体衬底上由包含GaSb的材料形成的n型导电性的第一缓冲层;形成在晶体衬底上的n型导电性的第一缓冲层; 以及在半导体晶体衬底上由包含GaSb的材料形成的p型导电性的第二缓冲层。

2. 发明申请

WO2012087581A2 TRANSISTORS WITH HIGH CONCENTRATION OF BORON DOPED GERMANIUM 审中-公开
标题翻译：具有高浓度的硼氢化锗的晶体管
公开(公告)号：WO2012087581A2
公开(公告)日：2012-06-28
申请号：PCT/US2011/063813
申请日：2011-12-07
申请人： INTEL CORPORATION , MURTHY, Anand S. , GLASS, Glenn A. , GHANI, Tahir , PILLARISETTY, Ravi , MUKHERJEE, Niloy , KAVALIEROS, Jack T. , KOTLYAR, Roza , RACHMADY, Willy , LIU, Mark Y.
发明人： MURTHY, Anand S. , GLASS, Glenn A. , GHANI, Tahir , PILLARISETTY, Ravi , MUKHERJEE, Niloy , KAVALIEROS, Jack T. , KOTLYAR, Roza , RACHMADY, Willy , LIU, Mark Y.
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/0676 , H01L21/02532 , H01L21/28512 , H01L21/28525 , H01L21/3215 , H01L21/76831 , H01L23/535 , H01L27/092 , H01L27/0924 , H01L29/0615 , H01L29/0847 , H01L29/086 , H01L29/165 , H01L29/167 , H01L29/36 , H01L29/41791 , H01L29/42392 , H01L29/45 , H01L29/456 , H01L29/4966 , H01L29/66477 , H01L29/66545 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/66681 , H01L29/66931 , H01L29/7785 , H01L29/78 , H01L29/7816 , H01L29/7833 , H01L29/7848 , H01L29/785 , H01L29/7851
摘要： Techniques are disclosed for forming transistor devices having source and drain regions with high concentrations of boron doped germanium. In some embodiments, an in situ boron doped germanium, or alternatively, boron doped silicon germanium capped with a heavily boron doped germanium layer, are provided using selective epitaxial deposition in the source and drain regions and their corresponding tip regions. In some such cases, germanium concentration can be, for example, in excess of 50 atomic % and up to 100 atomic %, and the boron concentration can be, for instance, in excess of 1E20 cm -3 . A buffer providing graded germanium and/or boron concentrations can be used to better interface disparate layers. The concentration of boron doped in the germanium at the epi-metal interface effectively lowers parasitic resistance without degrading tip abruptness. The techniques can be embodied, for instance, in planar or non-planar transistor devices.
摘要翻译：公开了用于形成具有高掺杂硼掺杂锗的源区和漏区的晶体管器件的技术。在一些实施例中，使用在源极和漏极区域及其对应的尖端区域中的选择性外延沉积来提供原位硼掺杂锗或者掺杂有硼掺杂锗层的硼掺杂硅锗。在一些这样的情况下，锗浓度可以例如超过50原子％且高达100原子％，并且硼浓度可以例如超过1E20cm-3。可以使用提供梯度锗和/或硼浓度的缓冲液来更好地接合不同的层。锗在外延金属界面掺杂的硼的浓度有效地降低了寄生电阻而不降低尖端突然性。这些技术可以例如在平面或非平面晶体管器件中实现。

3. 发明申请

WO2004059744A1 化合物半導体エピタキシャル基板及びその製造方法审中-公开
标题翻译：化合物半导体外延基片及其制造方法
公开(公告)号：WO2004059744A1
公开(公告)日：2004-07-15
申请号：PCT/JP2003/016395
申请日：2003-12-19
申请人：住友化学工業株式会社 , 住化エピソリューション株式会社 , 長田剛規 , 中野強 , 井上孝行
发明人：長田剛規 , 中野強 , 井上孝行
IPC分类号： H01L29/778
CPC分类号： H01L29/7785
摘要：　ＩｎＧａＡｓ層をチャネル層９、ｎ型不純物を含有するＡｌＧａＡｓ層を電子供給層６及び１２とする歪チャネル高電子移動度電界効果型トランジスタに用いられる化合物半導体エピタキシャル基板において、チャネル層９を構成するＩｎＧａＡｓ層のＩｎ組成を０．２５以上とし、チャネル層９のＩｎ組成と膜厚とを最適化することにより、室温でのチャネル層９の電子移動度を８３００ｃｍ２／Ｖ・ｓ以上とする。チャネル層９の上下に接して、膜厚が４ｎｍ以上のＧａＡｓ層８及び１０を積層してもよい。
摘要翻译：一种化合物半导体外延基板，其用于伪晶高电子迁移率场效应晶体管，并且包括用作沟道层（9）的InGaAs层和含有用作电子供应层（6,12）的n型杂质的AlGaAs层，被披露。通过将形成为沟道层（9）的InGaAs层中的In比例设定为0.25以上，并优化In比例和沟道层（9）的膜厚，沟道层（9）的电子迁移率为8300 cm 2 / Vs以上。可以在沟道层（9）的两侧形成膜厚度不小于4nm的GaAs层（8,10）。

4. 发明申请

WO2004059743A1 化合物半導体エピタキシャル基板及びその製造方法审中-公开
标题翻译：化合物半导体外延基片及其制造方法
公开(公告)号：WO2004059743A1
公开(公告)日：2004-07-15
申请号：PCT/JP2003/016394
申请日：2003-12-19
申请人：住友化学工業株式会社 , 住化エピソリューション株式会社 , 中野強 , 福原昇
发明人：中野強 , 福原昇
IPC分类号： H01L29/778
CPC分类号： H01L29/7785
摘要：　ＩｎＧａＡｓ層をチャネル層９、ｎ型不純物を含有するＩｎＧａＰ層をフロント側電子供給層１２とする歪チャネル高電子移動度電界効果型トランジスタ構造を有する化合物半導体エピタキシャル基板において、チャネル層９のＩｎ組成を大きくしてシュードモフィックＨＥＭＴ構造のエピタキシャル基板を成長させることによりＩｎＧａＡｓ層の室温（３００Ｋ）での電子移動度を８０００ｃｍ２／Ｖ・ｓ以上とした。チャネル層９とフロント側電子供給層１２との間のフロント側スペーサ層１０及び１１をＩｎＧａＰ層としてもよい。
摘要翻译：具有伪晶体高电子迁移率场效应晶体管结构的化合物半导体外延基板，其中InGaAs层用作沟道层（9），并且含有n型杂质的InGaP层用作前侧电子供体层（12）披露。通过在沟道层（9）中生长具有增加的In比例的假晶HEMT结构的外延衬底，InGaAs层在室温（300K）为8000cm 2 / Vs以上具有电子迁移率。沟道层（9）与前侧电子供给层（12）之间的前侧隔离层（10,11）可以由InGaP层构成。

5. 发明申请

WO0243156A3 HEMT AND COMMUNICATION SYSTEM USING THE SAME 审中-公开
标题翻译： HEMT和通信系统使用它
公开(公告)号：WO0243156A3
公开(公告)日：2002-08-29
申请号：PCT/JP0110192
申请日：2001-11-21
申请人： MATSUSHITA ELECTRIC IND CO LTD , YOKOGAWA TOSHIYA , SUZUKI ASAMIRA , DEGUCHI MASAHIRO , YOSHII SHIGEO , FURUYA HIROYUKI
发明人： YOKOGAWA TOSHIYA , SUZUKI ASAMIRA , DEGUCHI MASAHIRO , YOSHII SHIGEO , FURUYA HIROYUKI
IPC分类号： H01L21/8252 , H01L27/06 , H01L29/20 , H01L29/778 , H03F3/60 , H04M1/00
CPC分类号： H01L27/0605 , H01L21/8252 , H01L29/2003 , H01L29/7785 , H03F3/601 , H03F2200/294
摘要： A HEMT has an InAlAs layer (202), an InGaAs layer (203), a multiple -doped InAlAs layer (204) composed of n-type doped layers (204a) and undoped layers (204b) which are alternately stacked, an InP layer (205), a Schottky gate electrode (210), a source electrode (209a), and a drain electrode (209b) on an InP substrate (201). When a current flows in a region (channel region) of the InGaAs layer (203) adjacent the interface between the InGaAs layer (203) and the multiple -doped InAlAs layer (204), a breakdown voltage in the OFF state can be increased, while resistance to the movement of carriers passing through the multiple -doped InAlAs layer (204) as a carrier supplying layer is reduced.
摘要翻译： HEMT具有InAlAs层（202），InGaAs层（203），由n型掺杂层（204a）和未掺杂层（204b）构成的多掺杂InAlAs层（204），交替层叠，InP层（205），在InP衬底（201）上的肖特基栅电极（210），源电极（209a）和漏电极（209b）。当电流在与InGaAs层（203）和多重掺杂InAlAs层（204）之间的界面相邻的InGaAs层（203）的区域（沟道区域）中流动时，可以增加关断状态下的击穿电压，而通过作为载体供给层的多掺杂InAlAs层（204）的载流子的移动的阻力减小。

6. 发明申请

WO2016176104A1 TRANSISTOR WITH HOLE BARRIER LAYER 审中-公开
标题翻译：具有孔障碍层的晶体管
公开(公告)号：WO2016176104A1
公开(公告)日：2016-11-03
申请号：PCT/US2016/028580
申请日：2016-04-21
申请人： M/A-COM TECHNOLOGY SOLUTIONS HOLDINGS, INC.
发明人： HANSON, Allen W. , CUEVA, Gabriel R. , STRUBLE, Wayne M. , ZHANG, Yan
IPC分类号： H01L29/768 , H01L21/04
CPC分类号： H01L29/205 , H01L29/432 , H01L29/66462 , H01L29/7784 , H01L29/7785
摘要： An apparatus comprising a channel layer, a first layer, a hole barrier layer and a second layer is disclosed. The channel layer may be configured to carry a drain current in response to a voltage at a gate node. The first layer may be between the channel layer and the gate node. The first layer generally has a first bandgap. The hole barrier layer may be in contact with the first layer. The hole barrier layer generally has a second bandgap that (i) forms a valance band offset relative to the first bandgap and (ii) is configured to impede holes generated in one or more of the channel layer and the first layer from reaching the gate node. The gate node may be in contact with the second layer. The apparatus generally comprises a field effect transistor.
摘要翻译：公开了一种包括沟道层，第一层，空穴阻挡层和第二层的装置。沟道层可以被配置为响应于栅极节点处的电压承载漏极电流。第一层可以在信道层和栅极节点之间。第一层通常具有第一带隙。空穴阻挡层可以与第一层接触。空穴阻挡层通常具有第二带隙，其中（i）相对于第一带隙形成有效带偏移，并且（ii）被配置为阻止在一个或多个沟道层和第一层中产生的空穴到达栅极节点。门节点可以与第二层接触。该装置通常包括场效应晶体管。

7. 发明申请

WO2012029292A1 半導体基板、絶縁ゲート型電界効果トランジスタおよび半導体基板の製造方法审中-公开
标题翻译：半导体衬底，绝缘栅场效应晶体管和制造半导体衬底的方法
公开(公告)号：WO2012029292A1
公开(公告)日：2012-03-08
申请号：PCT/JP2011/004845
申请日：2011-08-30
申请人：住友化学株式会社 , 福原昇
发明人：福原　昇
IPC分类号： H01L21/338 , H01L29/778 , H01L29/78 , H01L29/786 , H01L29/812
CPC分类号： H01L29/778 , H01L21/02664 , H01L29/1029 , H01L29/201 , H01L29/205 , H01L29/36 , H01L29/517 , H01L29/66462 , H01L29/7785
摘要：　ベース基板、第１結晶層、第２結晶層および絶縁層を有し、ベース基板、第１結晶層、第２結晶層および絶縁層が、ベース基板、第１結晶層、第２結晶層、絶縁層の順に位置し、第１結晶層と第２結晶層との間、または、ベース基板と第１結晶層との間に位置する第３結晶層をさらに有し、第２結晶層が、第１結晶層を構成する結晶に格子整合または擬格子整合し、かつ第１結晶層を構成する結晶よりも禁制帯幅が大きい結晶からなり、第３結晶層が、第１結晶層を構成する結晶に格子整合または擬格子整合し、かつ第１結晶層を構成する結晶よりも禁制帯幅が大きい結晶からなり、第３結晶層は、ドナーまたはアクセプタとなる第１原子を含み、第３結晶層がドナーとなる第１原子を含む場合、第２結晶層が、アクセプタとなる第２原子を含み、第３結晶層がアクセプタとなる第１原子を含む場合、第２結晶層が、ドナーとなる第２原子を含む半導体基板を提供する。第１結晶層は、電界効果トランジスタにおけるチャネル層として適用でき、絶縁層は、電界効果トランジスタにおけるゲート絶縁層として適用できる。
摘要翻译：提供一种半导体衬底，包括：基底; 第一个晶体层; 第二晶体层; 和绝缘层。基底基板，第一晶体层，第二晶体层和绝缘层按照以下顺序排列：基底基板; 第一个晶体层; 第二层; 和绝缘层。半导体衬底还包括在第一晶体层和第二晶体层之间或在基底衬底和第一晶体层之间的第三晶体层。第二晶体层由与第一晶体层的晶体晶格匹配或准晶格匹配的晶体制成，并且具有比第一晶体层的晶体大的带隙。第三晶体层由与第一晶体层的晶体晶格匹配或准晶格匹配的晶体制成，并且具有比第一晶体层的晶体大的带隙。第三晶体层具有作为供体或受体的第一原子。如果第三晶体层具有作为供体的第一原子，则第二晶体层具有作为受体的第二原子。如果第三晶体层具有作为受体的第一原子，则第二晶体层具有作为供体的第二原子。第一晶体层可以用作场效应晶体管中的沟道层，并且可以在场效应晶体管中施加绝缘层作为栅极绝缘层。

8. 发明申请

WO2012029291A1 半導体基板および絶縁ゲート型電界効果トランジスタ审中-公开
标题翻译：半导体衬底和绝缘栅场效应晶体管
公开(公告)号：WO2012029291A1
公开(公告)日：2012-03-08
申请号：PCT/JP2011/004844
申请日：2011-08-30
申请人：住友化学株式会社 , 福原昇
发明人：福原　昇
IPC分类号： H01L21/338 , H01L21/205 , H01L29/778 , H01L29/78 , H01L29/786 , H01L29/812
CPC分类号： H01L29/778 , H01L29/1029 , H01L29/201 , H01L29/205 , H01L29/36 , H01L29/51 , H01L29/517 , H01L29/66462 , H01L29/7785
摘要：　ベース基板と、第１結晶層と、絶縁層とを有し、ベース基板、第１結晶層および絶縁層が、ベース基板、第１結晶層、絶縁層の順に位置し、第１結晶層が、ＧａＡｓまたはＡｌＧａＡｓに擬格子整合できるＩｎｘＧａ１－ｘＡｓ（０．３５≦ｘ≦０．４３）からなる半導体基板を提供する。第１結晶層は、電界効果トランジスタのチャネル層として適用でき、絶縁層は、電界効果トランジスタのゲート絶縁層として適用できる。
摘要翻译：提供包含In x Ga 1-x As（0.35 = x = 0.43）并具有基底，第一晶体层和绝缘层的半导体衬底。基底，第一晶体层和绝缘层按照基底，第一晶体层和绝缘层的顺序设置。第一晶体层可以与GaAs或AlGaAs集成在伪晶格中。第一晶体层可以用作场效应晶体管的沟道层。绝缘层可用作场效应晶体管的栅极绝缘层。

9. 发明申请

WO2010116700A1 半導体基板、半導体基板の製造方法、および電子デバイス审中-公开
标题翻译：半导体衬底，其制造方法和电子器件
公开(公告)号：WO2010116700A1
公开(公告)日：2010-10-14
申请号：PCT/JP2010/002449
申请日：2010-04-02
申请人：住友化学株式会社 , 市川磨
发明人：市川　磨
IPC分类号： H01L21/8222 , H01L21/331 , H01L21/338 , H01L21/8232 , H01L21/8248 , H01L27/06 , H01L29/737 , H01L29/778 , H01L29/812
CPC分类号： H01L27/0605 , H01L21/8252 , H01L29/7371 , H01L29/7785 , H01L29/7786
摘要：　単一半導体基板上にＨＢＴおよびＦＥＴのような複数異なる種類のデバイスを形成するに適した化合物半導体基板を提供する。第１半導体と、第１半導体上に形成された、電子捕獲中心または正孔捕獲中心を有するキャリアトラップ層と、キャリアトラップ層上にエピタキシャル成長され、自由電子または自由正孔が移動するチャネルとして機能する第２半導体と、第２半導体上にエピタキシャル成長したＮ型半導体／Ｐ型半導体／Ｎ型半導体で表される積層体、または前記第２半導体上にエピタキシャル成長したＰ型半導体／Ｎ型半導体／Ｐ型半導体で表される積層体を含む第３半導体とを備える半導体基板を提供する。
摘要翻译：公开了适合于在单个半导体衬底上形成诸如HBT和FET的多种不同类型的器件的化合物半导体衬底。所述半导体衬底设置有：第一半导体; 形成在第一半导体的顶部并具有电子捕获中心或空穴俘获中心的载流子陷阱层; 外延生长在载流子阱层顶部并用作自由电子或自由孔移动的通道的第二半导体; 以及第三半导体，其包括在第二半导体的顶部外延生长的N-P-N或P-N-P层状半导体结构。

10. 发明申请

WO2010087151A1 半導体基板の製造方法および半導体基板审中-公开
标题翻译：制造半导体衬底的方法和半导体衬底
公开(公告)号：WO2010087151A1
公开(公告)日：2010-08-05
申请号：PCT/JP2010/000429
申请日：2010-01-26
申请人：住友化学株式会社 , 秦淳也 , 中野強
发明人：秦　淳也 , 中野　強
IPC分类号： H01L21/205 , H01L21/338 , H01L29/778 , H01L29/812
CPC分类号： H01L29/7785 , H01L21/0237 , H01L21/02381 , H01L21/02395 , H01L21/02463 , H01L21/02538 , H01L21/02543 , H01L21/02546 , H01L21/02576 , H01L21/0262
摘要：　ベース基板を反応容器の内部に設置する段階と、反応容器に、３族元素の有機金属化合物からなる３族原料ガス、５族元素からなる５族原料ガス、および、半導体内にドープされてドナーとなる不純物を含む不純物ガスを供給して、ベース基板にｐ型３－５族化合物半導体をエピタキシャル成長させる段階とを備え、ベース基板にｐ型３－５族化合物半導体をエピタキシャル成長させる段階において、不純物ガスの流量、および３族原料ガスに対する５族原料ガスの流量比を、ｐ型３－５族化合物半導体の残留キャリア濃度Ｎ（ｃｍ－３）および厚さｄ（ｃｍ）の積Ｎ×ｄ（ｃｍ－２）が８．０×１０１１以下になるよう設定する。
摘要翻译：公开了一种制造半导体衬底的方法，该方法包括将基底放置在反应容器内的步骤，以及通过向反应器中提供反应而在基底衬底上外延生长p型基团3-5化合物半导体的步骤由3族元素的有机金属化合物组成的3族起始原料气体，由5族元素构成的5族起始原料气体和含有杂质的杂质气体混入到半导体中并作为捐助者。在基底基板上外延生长p型基团3-5化合物半导体的步骤中，将杂质气体的流量和第5族起始原料气体与第3族起始原料气体的流量比设定为 p型组3-5化合物半导体的残留载流子浓度（N）（cm-3）和厚度（d）（cm）的乘积即N×d（cm-2）不大于 8.0×1011。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式