专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2015118926A1 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法审中-公开
标题翻译：半导体层压体，制造半导体层压体的方法和制造半导体器件的方法
公开(公告)号：WO2015118926A1
公开(公告)日：2015-08-13
申请号：PCT/JP2015/051173
申请日：2015-01-19
申请人：住友電気工業株式会社
发明人：秋田　勝史 , 藤井　慧 , 京野　孝史 , 西塚　幸司 , 柴田　馨
IPC分类号： H01L21/20 , C23C16/30 , C30B29/40 , H01L29/06 , H01L31/10 , H01L21/203 , H01L21/205
CPC分类号： H01L31/109 , C30B29/40 , H01L21/02387 , H01L21/02463 , H01L21/02466 , H01L21/02507 , H01L21/02546 , H01L21/02549 , H01L21/02576 , H01L21/02579 , H01L21/0262 , H01L29/06 , H01L31/022408 , H01L31/03046 , H01L31/035236 , H01L31/0392 , H01L31/105 , H01L31/1844 , Y02E10/544 , Y02P70/521
摘要：　半導体積層体は、ＩＩＩ－Ｖ族化合物半導体からなる基板と、基板上に接触して配置され、ＩＩＩ－Ｖ族化合物半導体からなるバッファ層と、バッファ層上に接触して配置され、ＩＩＩ－Ｖ族化合物半導体からなる複数の要素層から構成される量子井戸層とを備える。基板の直径は５５ｍｍ以上であり、複数の要素層のうち少なくとも１つは３以上の元素から構成される混晶からなる。基板を構成する化合物半導体の格子定数をｄ１、バッファ層を構成する化合物半導体の格子定数をｄ２、量子井戸層を構成する化合物半導体の平均の格子定数をｄ３とした場合、（ｄ２－ｄ１）／ｄ１の値が－３×１０－３以上３×１０－３以下であり、（ｄ３－ｄ１）／ｄ１の値が－３×１０－３以上３×１０－３以下である。
摘要翻译：一种半导体层叠体，具备：具有III-V族化合物半导体的基板; 缓冲层，其设置成与所述衬底接触，所述缓冲层包含III-V族化合物半导体; 以及设置在所述缓冲层上并与所述缓冲层接触的量子阱层，所述量子阱层包括由III-V族化合物半导体制成的多个元件层。基板的直径至少为55mm，并且元件层中的至少一个由包含三个或更多个元件的混合晶体制成。当d1表示构成基板的化合物半导体的晶格常数时，d2表示构成缓冲层的化合物半导体的晶格常数，d3表示构成量子阱层的化合物半导体的平均晶格常数，（d2 -d1）/ d1为-3×10-3〜3×10-3，（d3-d1）/ d1为-3×10-3〜3×10-3。

2. 发明申请

WO2014202796A1 III-V OR II-VI COMPOUND SEMICONDUCTOR FILMS ON GRAPHITIC SUBSTRATES 审中-公开
标题翻译： III-V或II-VI化合物半导体薄膜
公开(公告)号：WO2014202796A1
公开(公告)日：2014-12-24
申请号：PCT/EP2014/063195
申请日：2014-06-23
申请人： NORWEGIAN UNIVERSITY OF SCIENCE AND TECHNOLOGY (NTNU)
发明人： FIMLAND, Bjørn-Ove , DASA, Dheeraj L , WEMAN, Helge
IPC分类号： H01L21/20
CPC分类号： C30B25/105 , C30B25/183 , C30B29/02 , C30B29/40 , C30B29/48 , H01L21/02376 , H01L21/02455 , H01L21/02466 , H01L21/02469 , H01L21/02485 , H01L21/02538 , H01L21/02551 , H01L21/02631 , H01L29/045 , H01L29/151 , H01L29/16 , H01L29/1606 , H01L29/20 , H01L29/22
摘要： A composition of matter comprising a film on a graphitic substrate, said film having been grown epitaxially on said substrate, wherein said film comprises at least one group III-V compound or at least one group II-VI compound.
摘要翻译：一种包含石墨基底上的膜的物质组合物，所述膜已经在所述基底上外延生长，其中所述膜包含至少一种III-V族化合物或至少一种II-VI族化合物。

3. 发明申请

WO2012148353A9 SUBSTRATE COMPRISING SI-BASE AND INAS-LAYER 审中-公开
标题翻译：包含SI基和INAS层的基板
公开(公告)号：WO2012148353A9
公开(公告)日：2013-03-14
申请号：PCT/SE2012050447
申请日：2012-04-27
申请人： QUNANO AB , WERNERSSON LARS-ERIK , GORJI GHALAMESTANI SEPIDEH
发明人： WERNERSSON LARS-ERIK , GORJI GHALAMESTANI SEPIDEH
IPC分类号： H01L21/02 , B82Y10/00 , H01L21/20 , H01L29/06 , H01L29/423
CPC分类号： H01L21/02617 , B82Y10/00 , B82Y40/00 , H01L21/02381 , H01L21/02463 , H01L21/02466 , H01L21/02505 , H01L21/02538 , H01L21/02546 , H01L21/02549 , H01L21/02603 , H01L21/0262 , H01L21/02653 , H01L29/0676 , H01L29/205 , H01L29/66469 , H01L29/775
摘要： The present invention relates to a substrate (5) comprising a Si-base (1) and an InAs-layer (4) provided on said Si-base where said InAs-layer (4) has a thickness between 100 and 500 nanometers and root-mean-square roughness of the upper surface of said InAs-layer (4) is below 1 nanometer. The invention further relates to a method for forming said substrate. The invention also relates to growing InAs-nanowires (7) as well as a GaSb-layer (17) on said substrate (5).
摘要翻译：本发明涉及一种基板（5），其包括设置在所述Si基底上的Si基（1）和InAs层（4），其中所述InAs层（4）的厚度为100-500纳米，根所述InAs层（4）的上表面的均方粗糙度低于1纳米。本发明还涉及一种用于形成所述衬底的方法。本发明还涉及在所述衬底（5）上生长的InAs纳米线（7）以及GaSb层（17）。

4. 发明申请

WO2012073539A1 受光素子、検出装置、半導体エピタキシャルウエハ、およびこれらの製造方法审中-公开
标题翻译：光接收元件，检测器，半导体外延片及其生产方法
公开(公告)号：WO2012073539A1
公开(公告)日：2012-06-07
申请号：PCT/JP2011/061407
申请日：2011-05-18
申请人：住友電気工業株式会社 , 稲田博史 , 猪口康博 , 三浦広平 , 斉藤格
发明人：稲田　博史 , 猪口　康博 , 三浦　広平 , 斉藤　格
IPC分类号： H01L31/10
CPC分类号： H01L31/109 , B82Y20/00 , H01L21/02392 , H01L21/02463 , H01L21/02466 , H01L21/02505 , H01L21/02546 , H01L21/02549 , H01L27/1446 , H01L27/1464 , H01L31/0304 , H01L31/035236 , H01L31/075 , H01L31/105 , H01L31/184 , Y02E10/544 , Y02E10/548 , Y02P70/521
摘要：近赤外域～中赤外域にわたって高い受光感度を持ち、安定した品質、経済性を有する受光素子を提供する。ＩＩＩ－Ｖ族化合物半導体により形成され、ＩｎＰ基板１と、ＩｎＰ基板に接して位置するバッファ層２と、バッファ層２に接して、ｐｎ接合１５を含むＭＱＷを有する受光層３とを備え、受光層３は、カットオフ波長が３μｍ以上であり、かつバッファ層２に格子整合しており、格子定数ａ２を持つバッファ層２および格子定数ａ１を持つＩｎＰ基板１では、|ａ２－ａ１ |／ａ１の値が、形式的な格子整合条件の範囲を超えながら、当該バッファ層２がＩｎＰ基板１からエピタキシャル成長していることを特徴とする。
摘要翻译：提供一种从近红外区到中红外区具有高的受光灵敏度的光接收元件，质量稳定，经济。光接收元件由III-V族化合物半导体形成，并且包括InP衬底（1），与InP衬底接触设置的缓冲层（2）和光接收层与缓冲层（2）接触并具有包括pn结（15）的MQW。光接收层（3）具有至少3μm的截止波长并与缓冲层（2）进行晶格匹配。假设缓冲层（2）具有晶格常数a2，并且InP衬底（1）具有晶格常数a1，| a2-a1 | / a1的值超过形式晶格匹配条件的比率，并且该缓冲层（2 ）从InP衬底（1）外延生长。

5. 发明申请

WO2012022442A1 PSEUDOSUBSTRAT ZUR VERWENDUNG BEI DER HERSTELLUNG VON HALBLEITERBAUELEMENTEN UND VERFAHREN ZUR HERSTELLUNG EINES PSEUDOSUBSTRATES 审中-公开
标题翻译：假基板用于半导体组件和方法产生一个虚拟衬底生产
公开(公告)号：WO2012022442A1
公开(公告)日：2012-02-23
申请号：PCT/EP2011/004001
申请日：2011-08-10
申请人： FRAUNHOFER-GESELLSCHAFT ZUR FÖRDERUNG DER ANGEWANDTEN FORSCHUNG E.V. , LEUTHER, Arnulf , TESSMANN, Axel , LÖSCH, Rainer
发明人： LEUTHER, Arnulf , TESSMANN, Axel , LÖSCH, Rainer
IPC分类号： H01L21/02 , H01L21/20 , H01L21/203
CPC分类号： H01L21/02 , C23C16/06 , H01L21/02104 , H01L21/02395 , H01L21/02463 , H01L21/02466 , H01L21/02502 , H01L21/0251 , H01L21/02549 , H01L21/02631 , H01L29/201 , H01L29/205 , H01L29/207 , H01L29/66462 , H01L29/7787 , Y10T428/26
摘要： Die Erfindung betrifft ein Pseudosubstrat (1, 11) zur Verwendung bei der Herstellung von Halbleiterbauelementen, umfassend ein Trägersubstrat (2, 12) mit einer kristallinen Struktur und einen ersten Puffer (3, 13), der auf einer Oberfläche des Trägersubstrates (2, 12), gegebenenfalls auf weiteren dazwischenliegenden Zwischenschichten, angeordnet ist, wobei der erste Puffer (3, 13) als Einzelschicht oder als Mehrschichtsystem ausgebildet ist und zumindest an der dem Trägersubstrat (2, 12) abgewandten Oberfläche Arsen (As) und zumindest eines der Elemente Aluminium (AI) und Indium (In) umfasst. Die Erfindung ist dadurch gekennzeichnet, dass zusätzlich auf einer dem Trägersubstrat (2, 12) abgewandten Seite des ersten Puffers (3, 13), gegebenenfalls auf weiteren dazwischenliegenden Zwischenschichten, ein zweiter Puffer (4, 14) angeordnet ist, welcher als Einzelschicht oder als Mehrschichtsystem ausgebildet ist, wobei der zweite Puffer (4, 14) an einer ersten, dem ersten Puffer (3, 13) zugewandten Oberfläche Arsen und zumindest eines der Elemente Aluminium und Indium umfassend und an einer zweiten, dem ersten Puffer (3, 13) abgewandten Oberfläche Antimon (Sb) und mindestens eines der Elemente Aluminium und Indium umfassend ausgebildet ist und wobei der zweite Puffer mit einem abnehmenden Anteil an Arsen und mit einem zunehmenden Anteil an Antimon jeweils ausgehend von der ersten zu der zweiten Oberfläche hin ausgebildet ist. Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung eines Pseudosubstrates (1, 11).
摘要翻译：本发明涉及伪基片（1，11），用于在半导体器件的制造中使用，其包括支撑基板2，12的表面上具有晶体结构和第一缓冲器（3，13）的支撑基板（2，12）（），任选地设置在另一个中间的中间层，其中，所述第一缓冲液（3,13）被形成为单层或多层系统和至少在从表面砷背向（视）（支撑基板2，12），和元素铝中的至少一种（AI），和铟（In）。本发明的特征在于，除了到载体衬底（2，12）的面向所述第一缓冲器（3，13）的距离，任选在另一种中间的中间层，第二缓冲液（4,14）侧配置，其为单层或形成多层系统，所述第二缓冲器（4，14）的一侧面对所述第一，所述第一缓冲液（3,13）表面砷和铝和铟全面的至少一个，并且在第二，第一缓冲液（3，13）表面从锑（Sb），铝和铟的至少一种背向完全形成并且其中，与砷的递减比例和锑的在每种情况下从第一开始的比例越来越大的第二缓冲器中形成于所述第二表面。本发明还涉及一种方法，用于制造一个伪基板（1，11）。

6. 发明申请

WO2005086868A2 METAMORPHIC BUFFER ON SMALL LATTICE CONSTANT SUBSTRATES 审中-公开
标题翻译：小尺寸恒定基板上的元素缓冲器
公开(公告)号：WO2005086868A2
公开(公告)日：2005-09-22
申请号：PCT/US2005/007786
申请日：2005-03-10
申请人： SCIENCE & TECHNOLOGY CORPORATION @ UNM , LESTER, Luke, F. , DAWSON, Larry, R. , PEASE, Edwin, A.
发明人： LESTER, Luke, F. , DAWSON, Larry, R. , PEASE, Edwin, A.
IPC分类号： H01L29/201 , H01L29/205 , H01L31/0304 , H01L31/0352
CPC分类号： H01L29/201 , H01L21/02381 , H01L21/02392 , H01L21/02395 , H01L21/02466 , H01L21/02507 , H01L21/0251 , H01L21/02546 , H01L21/02549 , H01L29/205 , H01L31/03046 , H01L31/035236
摘要： A semiconductor device is supported by a substrate with a smaller lattice constant. A metamorphic buffer provides a transition from the smaller lattice constant of the substrate to the larger lattice constant of the semiconductor device. In one application, the semiconductor device has a lattice constant of between approximately 6.1 and 6.35 angstroms, metamorphic buffer layers include Sb (e.g., AlInSb buffer layers), and the substrate has a smaller lattice constant (e.g., Si, InP or GaAs substrates).
摘要翻译：半导体器件由具有较小晶格常数的衬底支撑。变质缓冲液提供从衬底的较小晶格常数到半导体器件的较大晶格常数的转变。在一个应用中，半导体器件具有约6.1和6.35埃之间的晶格常数，变质缓冲层包括Sb（例如，AlInSb缓冲层），并且衬底具有较小的晶格常数（例如，Si，InP或GaAs衬底）。

7. 发明申请

WO2005050722A1 DESIGN AND FABRICATION OF 6.1- Å FAMILY SEMICONDUCTOR DEVICES USING SEMI-INSULATING AlSb SUBSTRATE 审中-公开
标题翻译：使用半绝缘AlSb基板的6.1Å系列半导体器件的设计和制造
公开(公告)号：WO2005050722A1
公开(公告)日：2005-06-02
申请号：PCT/US2004/037707
申请日：2004-11-12
申请人： THE REGENTS OF THE UNIVERSITY OF CALIFORNIA , SHEROHMAN, John, W. , COOMBS, Arthur, W., III , YEE, Jick Hong , WU, Kuang Jen, J.
发明人： SHEROHMAN, John, W. , COOMBS, Arthur, W., III , YEE, Jick Hong , WU, Kuang Jen, J.
IPC分类号： H01L21/20
CPC分类号： H01L21/02546 , C30B23/02 , C30B29/40 , H01L21/02398 , H01L21/02466 , H01L21/02549 , H01L21/0256 , H01L21/02562
摘要： For the first time, an aluminum antimonide (AlSb) single crystal substrate is utilized to lattice-match to overlying semiconductor layers. The A1Sb substrate establishes a new design and fabrication approach to construct high-speed, low-power electronic devices while establishing inter-device isolation. Such lattice matching between the substrate and overlying semiconductor layers minimizes the formation of defects, such as threaded dislocations, which can decrease the production yield and operational life-time of 6.1-Å family heterostructure devices.
摘要翻译：首次使用锑酸铝（AlSb）单晶衬底与上层半导体层进行晶格匹配。 A1Sb衬底建立了一种新的设计和制造方法来构建高速，低功耗电子器件，同时建立了器件间隔离。衬底和上覆半导体层之间的这种晶格匹配使形成缺陷（例如螺纹位错）最小化，这可以降低6.1族家族异质结构器件的产量和使用寿命。

8. 发明申请

WO2004095534A2 GAAS SUBSTRATE WITH SB BUFFERING FOR HIGH IN DEVICES 审中-公开
标题翻译：具有SB缓冲的GAAS基板用于高速设备
公开(公告)号：WO2004095534A2
公开(公告)日：2004-11-04
申请号：PCT/US2004/006326
申请日：2004-03-02
申请人： BAE SYSTEMS INFORMATION AND ELECTRONIC SYSTEMS INTEGRATION INC. , UPPAL, Parvez, N.
发明人： UPPAL, Parvez, N.
IPC分类号： H01L
CPC分类号： B82Y20/00 , H01L21/02395 , H01L21/02463 , H01L21/02466 , H01L21/02507 , H01L21/0251 , H01L21/02546 , H01L31/03046 , H01L31/035236 , H01L31/0693 , H01L31/09 , Y02E10/544
摘要： GaAs substrates with compositionally graded buffer layers for matching lattice constants with high-Indium semiconductor materials such as quantum well infrared photoconductor devices and thermo photo voltaic devices are disclosed.
摘要翻译：公开了具有用于与高铟铟半导体材料如量子阱红外光电导体器件和热光伏器件匹配晶格常数的组成渐变缓冲层的GaAs衬底。

9. 发明申请

WO1992017908A1 FIELD EFFECT TRANSISTOR 审中-公开
标题翻译：场效应晶体管
公开(公告)号：WO1992017908A1
公开(公告)日：1992-10-15
申请号：PCT/JP1992000379
申请日：1992-03-27
申请人： ASAHI KASEI KOGYO KABUSHIKI KAISHA , SHIBASAKI, Ichiro , NAGASE, Kazuhiro
发明人： ASAHI KASEI KOGYO KABUSHIKI KAISHA
IPC分类号： H01L29/804
CPC分类号： H01L29/7783 , H01L21/0237 , H01L21/02395 , H01L21/02433 , H01L21/02461 , H01L21/02463 , H01L21/02466 , H01L21/02502 , H01L21/02543 , H01L21/02546 , H01L21/02549 , H01L29/1075 , H01L29/201
摘要： A field effect transistor in which a first compound semiconductor layer (2) functioning as a buffer layer, an InAs layer (3) functioning as an electron traveling layer, and a second compound semiconductor layer (4) functioning as an electron feeding layer or a barrier layer are formed in succession on a semiconductor substrate (1) having a different lattice constant from that of InAs. The first compound semiconductor layer (2) is in lattice matching with InAs substantially, and is formed of one selected from among AlGaAsSb, AlGaPSb, AlInAsSb or AlInPSb, whose band gaps are larger than that of InAs, and has a simple structure. On the substrate (1) having the different lattice constant from the InAs layer (3), a FET having excellent high-frequency characteristics can be realized.

10. 发明申请

WO2018034812A1 DILUTE NITRIDE DEVICES WITH ACTIVE GROUP IV SUBSTRATE AND CONTROLLED DOPANT DIFFUSION AT THE NUCLEATION LAYER-SUBSTRATE INTERFACE 审中-公开
标题翻译：具有活性第IV族基底的稀氮化物装置和在成核层 - 基底界面上受控掺杂剂扩散
公开(公告)号：WO2018034812A1
公开(公告)日：2018-02-22
申请号：PCT/US2017/043965
申请日：2017-07-26
申请人： SOLAR JUNCTION CORPORATION
发明人： SUAREZ, Ferran , LIU, Ting , SUKIASYAN, Arsen
IPC分类号： H01L21/02 , H01L31/0304 , H01L31/0725 , H01L31/0687
CPC分类号： H01L31/1852 , H01L21/02381 , H01L21/02455 , H01L21/02461 , H01L21/02466 , H01L21/02505 , H01L21/02538 , H01L31/0304 , H01L31/0687 , H01L31/0725 , H01L31/0735 , H01L31/1844 , H01L31/1856 , Y02E10/544
摘要： Semiconductor devices having an antimony -containing nucleation layer between a dilute nitride material and an underlying substrate are disclosed. Dilute nitride-containing multijunction solar cells incorporating (Al)InGaPSb/Bi nucleation layers exhibit high efficiency.
摘要翻译：公开了在稀氮化物材料和下面的衬底之间具有含锑成核层的半导体器件。包含（Al）InGaPSb / Bi成核层的含稀土氮化物的多结太阳能电池显示出高效率。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式