专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2019104012A1 RECESSED SOLID STATE APPARATUS 审中-公开
公开(公告)号：WO2019104012A1
公开(公告)日：2019-05-31
申请号：PCT/US2018/061969
申请日：2018-11-20
申请人： TEXAS INSTRUMENTS INCORPORATED , TEXAS INSTRUMENTS JAPAN LIMITED
发明人： LEE, Dong, Seup , KONDO, Yoshikazu , HAO, Pinghai , PENDHARKAR, Sameer
IPC分类号： H01L29/778 , H01L21/336
CPC分类号： H01L21/28264 , H01L21/0217 , H01L29/2003 , H01L29/205 , H01L29/4236 , H01L29/42368 , H01L29/512 , H01L29/518 , H01L29/66462 , H01L29/7786 , H01L29/7787
摘要： In some embodiments, an apparatus includes: a first layer (145) with a first surface (144); and a second surface opposite to the first surface. The apparatus also includes a second layer (140) having: a third surface interfacing the second surface; and a fourth surface opposite the third surface. The apparatus further includes a third layer (150) having: a fifth surface interfacing the fourth surface; and a sixth surface opposite the fifth surface. The apparatus also includes a fourth layer (160) having a seventh surface interfacing the sixth surface to form a heteroj unction, which generates a two-dimensional electron gas channel formed in the fourth layer. Further, the apparatus includes a recess (146, 147, 149) that extends from the first surface to the fifth surface.

2. 发明申请

WO2017046077A1 TRANSISTOR A ENRICHISSEMENT COMPORTANT UNE HETEROJONCTION AlGaN/GaN ET UNE GRILLE EN DIAMANT DOPE P 审中-公开
标题翻译：包含ALGAN / GAN异常和P型金刚石门的增强型场效应晶体管
公开(公告)号：WO2017046077A1
公开(公告)日：2017-03-23
申请号：PCT/EP2016/071538
申请日：2016-09-13
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES
发明人： MORVAN, Erwan
IPC分类号： H01L29/778 , H01L21/337 , H01L29/10 , H01L29/267 , H01L29/20
CPC分类号： H01L29/7786 , H01L21/28264 , H01L21/283 , H01L29/1066 , H01L29/2003 , H01L29/267 , H01L29/432 , H01L29/452 , H01L29/4983 , H01L29/66431 , H01L29/66462 , H01L29/66477 , H01L29/66901 , H01L29/78 , H01L29/80
摘要： Transistor (100) à enrichissement comportant au moins : -une hétérojonction formée par au moins une première couche (104) comportant du GaNet au moins une deuxième couche (106) comportant de l'AlGaN; -une grille (116) comportant du diamant dopé p et telle qu'une première partie (115) de la deuxième couche de l'hétérojonction délimitant un canal du transistor soit disposée entre la grille et la première couche de l'hétérojonction; et dans lequel la première partie de la deuxième couche de l'hétérojonction comporte une épaisseur comprise entre environ 5 nm et 12 nm et un taux d'aluminium compris entre environ 15% et 20%.
摘要翻译：本发明涉及一种增强型场效应晶体管（100），至少包括：由包括GaN的至少一个第一层（104）和至少一个包含AlGaN的第二层（106）形成的异质结; 以及包括P掺杂金刚石的栅极（116），使得限定晶体管的沟道的异质结的第二层的第一部分（115）布置在异质结的栅极和第一层之间; 并且其中异质结的第二层的第一部分具有在约5nm和12nm之间的厚度以及在约15％和20％之间的铝含量。

3. 发明申请

WO2016079498A1 DIELECTRIC BARRIER LAYER 审中-公开
标题翻译：电介质层
公开(公告)号：WO2016079498A1
公开(公告)日：2016-05-26
申请号：PCT/GB2015/053488
申请日：2015-11-17
申请人： THE UNIVERSITY OF LIVERPOOL
发明人： CHALKER, Paul R.
IPC分类号： H01L21/316 , H01L21/28 , H01L29/51 , H01L49/02
CPC分类号： H01L21/0228 , H01L21/02178 , H01L21/02274 , H01L21/28264 , H01L28/40 , H01L29/2003 , H01L29/513 , H01L29/517 , H01L29/7786
摘要： The present invention relates to a method of forming a fluorine-doped metal oxide dielectric layer suitable for forming a dielectric barrier layer in an integrated circuit device. The method comprises the deposition of a plurality of layers of oxide dielectric onto a substrate by a plurality of cycles of atomic layer deposition, wherein one or more of said cycles of atomic layer deposition additionally comprises the atomic layer deposition of fluorine. In addition, the present invention relates to the dielectric films formed by this methodology and to integrated electronic devices that comprise these metal oxide dielectric barrier layers.
摘要翻译：本发明涉及在集成电路器件中形成适于形成介电阻挡层的掺杂氟的金属氧化物电介质层的方法。该方法包括通过多个原子层沉积循环将多层氧化物电介质沉积到衬底上，其中原子层沉积的所述循环中的一个或多个还包括氟的原子层沉积。此外，本发明涉及通过该方法形成的电介质膜以及包含这些金属氧化物介电阻挡层的集成电子器件。

4. 发明申请

WO2015094549A2 SULFUR-CONTAINING THIN FILMS 审中-公开
标题翻译：含硫薄膜
公开(公告)号：WO2015094549A2
公开(公告)日：2015-06-25
申请号：PCT/US2014/066310
申请日：2014-11-19
申请人： ASM IP HOLDING B.V. , ASM AMERICA, INC.
发明人： HAUKKA, Suvi, P. , TANG, Fu , GIVENS, Michael, E. , MAES, Jan, Willem , XIE, Qi
IPC分类号： H01L21/02
CPC分类号： H01L21/02568 , C23C16/0227 , C23C16/305 , C23C16/45525 , H01L21/02557 , H01L21/0262 , H01L21/02661 , H01L21/28264
摘要： In some aspects, methods of forming a metal sulfide thin film are provided. According to some methods, a metal sulfide thin film is deposited on a substrate in a reaction space in a cyclical process where at least one cycle includes alternately and sequentially contacting the substrate with a first vapor-phase metal reactant and a second vapor-phase sulfur reactant. In some aspects, methods of forming a three-dimensional architecture on a substrate surface are provided. In some embodiments, the method includes forming a metal sulfide thin film on the substrate surface and forming a capping layer over the metal sulfide thin film. The substrate surface may comprise a high-mobility channel.
摘要翻译：在一些方面，提供了形成金属硫化物薄膜的方法。根据一些方法，金属硫化物薄膜以循环方法沉积在反应空间中的基底上，其中至少一个循环包括交替地且顺序地使基底与第一气相金属反应物和第二气相硫反应物。在一些方面中，提供了在衬底表面上形成三维结构的方法。在一些实施例中，该方法包括在基板表面上形成金属硫化物薄膜并在金属硫化物薄膜上形成覆盖层。衬底表面可以包括高迁移率通道。

5. 发明申请

WO2014192311A1 半導体基板、半導体基板の製造方法および電子デバイス审中-公开
标题翻译：半导体衬底，用于制造半导体衬底和电子器件的方法
公开(公告)号：WO2014192311A1
公开(公告)日：2014-12-04
申请号：PCT/JP2014/002884
申请日：2014-05-30
申请人：住友化学株式会社
发明人：青木　健志 , 福原　昇 , 佐沢　洋幸
IPC分类号： H01L21/316 , H01L21/28 , H01L21/283 , H01L21/318 , H01L21/336 , H01L29/423 , H01L29/49 , H01L29/78
CPC分类号： H01L29/512 , H01L21/02178 , H01L21/02205 , H01L21/0228 , H01L21/28264 , H01L29/4236 , H01L29/513 , H01L29/517 , H01L29/66621 , H01L29/7785 , H01L29/78
摘要：　基板、化合物半導体層、第１絶縁層、第２絶縁層の順に位置する半導体基板であって、第１絶縁層が、金属原子等第１原子と、酸素原子および窒素原子とを含み、第２絶縁層が、金属原子等第２原子と、酸素原子および窒素原子とを含み、化合物半導体層が、金属原子である第３原子と、非金属原子である第４原子とを含み、酸素原子および窒素原子が、深さ方向において連続的に分布し、深さ方向に沿った窒素原子数が、第１絶縁層の中で極大を示し、深さ方向に沿った第３原子および第４原子の合計原子数が、化合物半導体層の中で最大となり、化合物半導体層と第１絶縁層との界面における酸素原子数が、第１絶縁層と第２絶縁層との界面における酸素原子数より小さい半導体基板を提供する。
摘要翻译：提供了其中基底，化合物半导体层，第一绝缘层和第二绝缘层按此顺序排列的半导体衬底。第一绝缘层包含氧原子，氮原子和第一原子如金属原子; 第二绝缘层包含氧原子，氮原子和第二原子如金属原子; 并且化合物半导体层包含作为非金属原子的金属原子和第四原子的第三原子。氧原子和氮原子在深度方向上连续分布，并且深度方向上的氮原子数达到第一绝缘层中的最大值，而第三原子和第四原子在深度方向上的总数达到化合物半导体层的最大值。化合物半导体层和第一绝缘层之间的界面处的氧原子数小于第一绝缘层和第二绝缘层之间的界面处的氧原子数。

6. 发明申请

WO2014174716A1 電界効果型半導体装置及びその製造方法审中-公开
标题翻译：场效应半导体器件及其制造方法
公开(公告)号：WO2014174716A1
公开(公告)日：2014-10-30
申请号：PCT/JP2013/081938
申请日：2013-11-27
申请人：独立行政法人産業技術総合研究所
发明人：入沢　寿史 , 手塚　勉
IPC分类号： H01L21/336 , H01L21/28 , H01L29/78
CPC分类号： H01L21/28264 , H01L29/4966 , H01L29/66522 , H01L29/78
摘要：　本実施形態の電界効果型半導体装置は、メタルＳ／Ｄ構造を有する電界効果型半導体装置であって、半導体基板と、基板上にゲート絶縁膜を介して形成されたゲート電極と、ゲート電極下のチャネル領域を挟んで半導体基板の表面部に形成され、金属と半導体基板を構成する半導体との合金からなるソース／ドレイン電極と、ソース／ドレイン電極にコンタクトするコンタクトプラグと、を含んでいる。ソース／ドレイン電極は、コンタクトプラグ直下の領域のソース／ドレイン電極と半導体基板との界面が、その他の領域のソース／ドレイン電極と半導体基板との界面よりも基板側の深い位置に存在している。
摘要翻译：根据本发明的一个实施例的场效应半导体器件是具有金属S / D结构的场效应半导体器件，并且包括：半导体衬底; 在基板上形成有栅极绝缘膜的栅电极，源极/漏极，其形成在半导体衬底的表面部分中，以将沟道区域夹在栅电极下方并由构成半导体衬底的金属和半导体的合金形成; 以及与源极/漏电极接触的接触插塞。对于源极/漏极，在接触插塞正下方的区域中的半导体衬底和源极/漏极之间的界面位于比半导体衬底和源极/漏极之间的界面更靠近衬底的位置在其他地区。

7. 发明申请

WO2014051740A3 NON-PLANAR III-V FIELD EFFECT TRANSISTORS WITH CONFORMAL METAL GATE ELECTRODE & NITROGEN DOPING OF GATE DIELECTRIC INTERFACE 审中-公开
标题翻译：非平面III-V场效应晶体管的栅极电介质界面的金属栅极电极和氮掺杂
公开(公告)号：WO2014051740A3
公开(公告)日：2014-08-28
申请号：PCT/US2013045514
申请日：2013-06-12
申请人： INTEL CORP
发明人： DEWEY GILBERT , CHAU ROBERT S , RADOSAVLJEVIC MARKO , THEN HAN WUI , CLENDENNING SCOTT B , PILLARISETTY RAVI
IPC分类号： H01L29/786 , H01L21/18
CPC分类号： H01L29/66803 , B82Y10/00 , H01L21/2233 , H01L21/228 , H01L21/28264 , H01L29/0665 , H01L29/0673 , H01L29/20 , H01L29/42392 , H01L29/66522 , H01L29/78681 , H01L29/78696
摘要： A high-k gate dielectric interface with a group III-V semiconductor surface of a non-planar transistor channel region is non-directionally doped with nitrogen. In nanowire embodiments, a non-directional nitrogen doping of a high-k gate dielectric interface is performed before or concurrently with a conformal gate electrode deposition through exposure of the gate dielectric to liquid, vapor, gaseous, plasma, or solid state sources of nitrogen. In embodiments, a gate electrode metal is conformally deposited over the gate dielectric and an anneal is performed to uniformly accumulate nitrogen within the gate dielectric along the non-planar III-V semiconductor interface.
摘要翻译：具有非平面晶体管沟道区域的III-V族半导体表面的高k栅极电介质界面用氮非定向掺杂。在纳米线实施例中，通过将栅极电介质暴露于氮的液体，蒸汽，气体，等离子体或固态源，在共形栅电极沉积之前或同时执行高-k栅极电介质界面的非定向氮掺杂。在实施例中，栅极电极金属被共形地沉积在栅极电介质上方并且执行退火以沿着非平面III-V半导体界面在栅极电介质内均匀地累积氮。

8. 发明申请

WO2011108614A1 半導体トランジスタの製造方法审中-公开
标题翻译：半导体晶体管生产方法
公开(公告)号：WO2011108614A1
公开(公告)日：2011-09-09
申请号：PCT/JP2011/054814
申请日：2011-03-02
申请人：次世代パワーデバイス技術研究組合 , 国立大学法人東北大学 , 神林宏 , 寺本章伸 , 大見忠弘
发明人：神林　宏 , 寺本　章伸 , 大見　忠弘
IPC分类号： H01L21/28 , H01L29/417 , H01L29/78 , H01L29/786
CPC分类号： H01L21/28575 , H01L21/28264 , H01L29/2003 , H01L29/452 , H01L29/66522
摘要：　ＧａＮ系の半導体からなる活性層上に、オーミック電極を形成する半導体トランジスタの製造方法であって、活性層３上に、タンタル窒化物からなる第１の層１１と、第１の層１１上に積層されたＡｌからなる第２の層１２とを形成する工程と、第１及び第２の層１１，１２を、５２０℃以上、６００℃以下の温度で熱処理することにより、活性層３とオーミックコンタクトをとるオーミック電極９ｓ，９ｄを形成する工程とを備える。
摘要翻译：公开了一种用于在包括GaN半导体的有源层上形成欧姆电极的半导体晶体管制造方法，其涉及在有源层（3）和第二层（12）上形成包括氮化钽的第一层（11）的步骤，包括层叠在第一层（11）上的Al，以及用于形成与活性层（3）形成欧姆接触的欧姆电极（9s，9d）的步骤，通过热处理第一和第二层 12）在520℃至600℃的温度范围内。

9. 发明申请

WO2007146859A1 INTEGRATED TRANSISTOR DEVICES 审中-公开
标题翻译：集成晶体管器件
公开(公告)号：WO2007146859A1
公开(公告)日：2007-12-21
申请号：PCT/US2007/070843
申请日：2007-06-11
申请人： OSEMI, INC. , BRADDOCK, Walter, David
发明人： BRADDOCK, Walter, David
IPC分类号： H01L21/336 , H01L21/31
CPC分类号： H01L21/3141 , H01L21/28264 , H01L21/8252 , H01L27/0605 , H01L27/0883 , H01L29/2003 , H01L29/495 , H01L29/513 , H01L29/517 , H01L29/66462 , H01L29/66522
摘要： A metal-oxide-compourtd semiconductor.field effect transistor structure (10) includes a first layer in contact with an upper surface (13) of a III-V compound semiconductor wafer structure and that contains Al Ga, and Oxygen, such as a mixture aluminum oxides and gallium oxides, and a second layer (14) that is insulating, that may contain substantial amounts of three elements, that may comprise a ternary- compound including a transition metal, aluminum or gallium, and oxygen, or a rare- earth, aluminum or gallium, and oxygen. Together the first layer and the second insulating las er form a gate insulating structure for a field effect transistor The initial essentially gallium/aluminum/oxygen layer serves to passivate and protect the underlying compound semiconductor surface from the second insulating oxide layer
摘要翻译：金属氧化物半导体场效应晶体管结构（10）包括与III-V族化合物半导体晶片结构的上表面（13）接触并且含有AlGa的第一层和含有混合物的氧铝氧化物和镓氧化物，以及绝缘的第二层（14），其可以含有大量的三种元素，其可以包含包含过渡金属，铝或镓，氧或稀土的三元化合物，铝或镓，和氧气。第一层和第二绝缘拉伸器一起形成用于场效应晶体管的栅极绝缘结构。初始的基本上镓/铝/氧层用于钝化和保护下面的化合物半导体表面与第二绝缘氧化物层

10. 发明申请

WO2006097858A2 LOW-DIELECTRIC CONSTANT CRYPTOCRYSTAL LAYERS AND NANOSTRUCTURES 审中-公开
标题翻译：低介电常数晶体层和纳米结构
公开(公告)号：WO2006097858A2
公开(公告)日：2006-09-21
申请号：PCT/IB2006050406
申请日：2006-02-08
申请人： TUBITAK , KALEM SEREF
发明人： KALEM SEREF
IPC分类号： H01L33/16
CPC分类号： H01L29/26 , B82Y30/00 , H01L21/28185 , H01L21/28194 , H01L21/28211 , H01L21/28264 , H01L21/30604 , H01L21/312 , H01L29/51 , H01L29/513 , H01L33/16 , H01L2924/0002 , H01L2924/00
摘要： This invention provides a method for producing application quality low-dielectric constant (low-k) cryptocrystal layers on state-of-the-art semiconductor wafers and for producing organized Nanostructures from cryptocrystals and relates to optical and electronic devices that can be obtained from these materials. The results disclosed here indicate that modification of structure and chemical composition of single crystal matrix using chemical vapor processing (CVP) results in high quality cryptocrystal layers that are homogeneous and form a smooth interface with semiconductor wafer. With this method, growth rates as high as 1 µm/hour can be realized for the dielectric cryptocrystal layer formation. The present invention also provides a method for producing Micro- and Nano-wires by transforming cryptocrystals to organized systems. With this method, Nano wires having dimensions ranging from few nanometers up to 1000 nanometer and lengths up to 50 micrometer can be produced. The cryptocrystals, nanowires and organized structures may be used in future interconnections as interlevel and intermetal di- electrics, in producing ultra high density memory cells, in information security as key generators, in producing photonic componenst, in fabrication of cooling channnels in advanced micro- and nano-electronics packaging and sensors.
摘要翻译：本发明提供了一种用于在先进的半导体晶片上生产应用质量低介电常数（低k）密晶层并且用于从密码晶体产生有组织的纳米结构的方法，涉及可从这些晶体获得的光学和电子器件材料。这里公开的结果表明，使用化学气相处理（CVP）改变单晶矩阵的结构和化学组成导致高质量的密晶层，其均匀并与半导体晶片形成平滑的界面。通过这种方法，可以实现电介质密晶层形成的高达1μm/小时的生长速率。本发明还提供了一种通过将密码子转化为有组织的系统来生产微纳米线和纳米线的方法。使用这种方法，可以生产尺寸范围从几纳米到1000纳米，长度达50微米的纳米线。密码晶体，纳米线和有组织的结构可以用作未来的互连，作为层间和金属间二极管，在生产超高密度存储器单元，信息安全性中作为关键发电机，在制造光子组件时，在制造先进的微型晶体管中的冷却通道，和纳米电子封装和传感器。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式