专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2017001369A1 A SURFACE MOUNT DEVICE AND A METHOD OF ATTACHING SUCH A DEVICE 审中-公开
标题翻译：表面安装装置和连接这种装置的方法
公开(公告)号：WO2017001369A1
公开(公告)日：2017-01-05
申请号：PCT/EP2016/064940
申请日：2016-06-28
申请人： KONINKLIJKE PHILIPS N.V.
发明人： NOIJEN, Sander , UBACHS, Rene , VAN DER SLUIS, Olaf
IPC分类号： H01L23/00 , H01L21/58 , H01L23/48 , H01L21/60
CPC分类号： H01L24/72 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/81 , H01L24/83 , H01L24/90 , H01L24/92 , H01L2224/13017 , H01L2224/13018 , H01L2224/13124 , H01L2224/13147 , H01L2224/1319 , H01L2224/17183 , H01L2224/17517 , H01L2224/291 , H01L2224/2929 , H01L2224/293 , H01L2224/32225 , H01L2224/32245 , H01L2224/72 , H01L2224/73201 , H01L2224/73203 , H01L2224/73204 , H01L2224/73251 , H01L2224/81192 , H01L2224/81899 , H01L2224/83104 , H01L2224/92125 , H01L2224/32 , H01L2924/00014 , H01L2924/00012 , H01L2924/014
摘要： A device comprises a surface mount component on a substrate, in which the surface mount component is attached by a set of discrete mechanical coupling parts and by a bonding layer. This enables the mechanical coupling properties and the electrical/thermal properties to be optimized separately.
摘要翻译：一种装置包括在基板上的表面安装部件，其中表面安装部件通过一组分立的机械耦合部件和粘合层附接。这使得能够分别优化机械耦合性能和电/热性能。

2. 发明申请

WO2010146884A1 半導体チップおよびその実装構造审中-公开
标题翻译：半导体芯片和安装结构
公开(公告)号：WO2010146884A1
公开(公告)日：2010-12-23
申请号：PCT/JP2010/051415
申请日：2010-02-02
申请人：シャープ株式会社 , 塩田素二 , 中濱裕喜 , 松井隆司 , 堀口武志
发明人：塩田　素二 , 中濱　裕喜 , 松井　隆司 , 堀口　武志
IPC分类号： H01L21/60
CPC分类号： H01L24/14 , H01L21/563 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/81 , H01L24/83 , H01L24/92 , H01L2224/13013 , H01L2224/1403 , H01L2224/14131 , H01L2224/14133 , H01L2224/14135 , H01L2224/14136 , H01L2224/14151 , H01L2224/14152 , H01L2224/14153 , H01L2224/14155 , H01L2224/14156 , H01L2224/14177 , H01L2224/16225 , H01L2224/17517 , H01L2224/26145 , H01L2224/2929 , H01L2224/29299 , H01L2224/32225 , H01L2224/73204 , H01L2224/81191 , H01L2224/81903 , H01L2224/83101 , H01L2224/83192 , H01L2224/83203 , H01L2224/83851 , H01L2224/9211 , H01L2924/00013 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/0665 , H01L2924/0781 , H01L2924/14 , H01L2924/15788 , H01L2924/381 , H01L2924/00 , H01L2224/29099 , H01L2224/29199 , H01L2224/13099 , H01L2224/81 , H01L2224/83
摘要：　実装先の基板との接続不良の発生を抑制することのできる、端子間が狭ピッチ化された半導体チップを実現する。　底面の一方の長辺に沿って一列に配置された複数個の入力バンプ（１１）からなる入力バンプ群（１１０）と底面の他方の長辺に沿って千鳥状に配置された複数個の出力バンプ（１２）からなる出力バンプ群（１２０）とを含むＬＳＩチップ（１０）において、入力バンプ群（１１０）が設けられている領域と出力バンプ群（１２０）が設けられている領域との間の領域に、底面の長辺に対して垂直方向に延びる辺を長辺とする長方形状の複数のダミーバンプ（電気的接続の機能を持たないバンプ）（１３）からなるダミーバンプ群（１３０）が設けられる。
摘要翻译：提供一种半导体芯片，其可以抑制与其上安装有半导体芯片的基板的连接故障的产生，并且在端子之间具有窄的间距。 LSI芯片（10）包括：输入凸块组（110），其由沿着底面的一个长边配置成行的多个输入凸块（11）和输出凸块组（120）构成，，其由沿着底面的另一长边以锯齿形布置设置的多个输出凸块（12）组成。在LSI芯片中，由多个矩形虚拟凸块（不具有电连接功能的凸块）（13）组成的虚拟凸块组（130），每个凸起部分具有沿垂直方向延伸的侧面在设置有输入凸块组（110）的区域和设置有输出凸块组（120）的区域之间的区域中设置有底面的长边。

3. 发明申请

WO2016166889A1 撮像装置审中-公开
标题翻译：成像装置
公开(公告)号：WO2016166889A1
公开(公告)日：2016-10-20
申请号：PCT/JP2015/061865
申请日：2015-04-17
申请人：オリンパス株式会社
发明人：中山　高志
IPC分类号： H04N5/225 , H01L27/14
CPC分类号： H01L27/14636 , H01L24/02 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/17 , H01L27/14 , H01L2224/02371 , H01L2224/02372 , H01L2224/02373 , H01L2224/02375 , H01L2224/02377 , H01L2224/02381 , H01L2224/13024 , H01L2224/14131 , H01L2224/14153 , H01L2224/16227 , H01L2224/17517 , H04N5/2253 , H04N5/2257
摘要：撮像装置１は、受光面１０ＳＡと対向面１０ＳＢと受光面１０ＳＡに対して鋭角の第１の角度θ１で傾斜している傾斜面１０ＳＳと、を有し、受光面１０ＳＡに複数の受光面電極１２が形成されている、撮像素子１０と、受光面１０ＳＡを覆うように接着されているカバーガラス３０と、第２の主面４０ＳＢに複数の第２の接合電極４４を有する配線板４０と、を具備し、複数の受光面電極１２の裏面が対向面側に露出しており撮像素子１０が、複数の受光面電極１２のそれぞれの裏面上から傾斜面１０ＳＳを介して対向面１０ＳＢまで延設されており、それぞれが対向面１０ＳＢに第１の接合電極１４を有する複数の延設配線パターン１３を有し、配線板４０の主面４０ＳＡと撮像素子１０の対向面１０ＳＢとが平行に配置され、第１の接合電極１４と第２の接合電極４４がバンプ１５を介して接合されている。
摘要翻译：成像装置1具备：成像元件10，其包括受光面10SA，对置面10SB，以及相对于受光面10SA呈锐角的第一角度θ1倾斜的倾斜面10SS 所述光接收表面10SA具有形成在其上的多个受光面电极12; 以覆盖光接收表面10SA的方式安装的盖玻璃30; 以及包括在第二主表面40SB上的多个第二接合电极44的布线板40。多个受光面电极12的背面在对置面侧露出。成像元件10包括多个延伸布线图案13，其设置成经由倾斜表面10SS从多个光接收表面电极12中的每一个的后表面的上表面延伸到相对表面10SB，每个所述延伸布线图案13包括在相对表面10SB上的第一接合电极14。配线基板40的主表面40SA和摄像元件10的对置面10SB彼此平行地配置。第一接合电极14和第二接合电极44通过凸块15接合。

4. 发明申请

WO2016125264A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2016125264A1
公开(公告)日：2016-08-11
申请号：PCT/JP2015/053072
申请日：2015-02-04
申请人：オリンパス株式会社
发明人：高澤　直裕 , 只木　芳隆
IPC分类号： H01L25/065 , H01L21/60 , H01L25/07 , H01L25/18
CPC分类号： H01L25/0657 , H01L21/8221 , H01L23/528 , H01L24/05 , H01L24/06 , H01L24/14 , H01L24/16 , H01L24/17 , H01L24/81 , H01L25/043 , H01L2021/6009 , H01L2224/05082 , H01L2224/05124 , H01L2224/05144 , H01L2224/05147 , H01L2224/05554 , H01L2224/05568 , H01L2224/05624 , H01L2224/05644 , H01L2224/05647 , H01L2224/0603 , H01L2224/06051 , H01L2224/06515 , H01L2224/10135 , H01L2224/13014 , H01L2224/13124 , H01L2224/13144 , H01L2224/13147 , H01L2224/16013 , H01L2224/16104 , H01L2224/16113 , H01L2224/16145 , H01L2224/16148 , H01L2224/17517 , H01L2224/81139 , H01L2225/06513 , H01L2924/00014
摘要：　半導体装置は、第１の基板と、第２の基板と、接合電極と、ダミー電極とを有する。前記第１の基板は、第１の面と第１の配線とを有し、第１の半導体材料を含む。前記第２の基板は、第２の面と第２の配線とを有し、第２の半導体材料を含み、前記第１の面と前記第２の面とは対向する。前記接合電極は、前記第１の面と前記第２の面との間に配置され、前記第１の配線と前記第２の配線とに電気的に接続されている。前記ダミー電極は、前記第１の面と前記第２の面との間に配置され、前記第１の配線と前記第２の配線との少なくとも一方から電気的に絶縁されている。前記接合電極は、接合バンプと第１の接合パッドとを有する。前記ダミー電極は、ダミーバンプと第１のダミーパッドとを有する。
摘要翻译：半导体器件具有第一基板，第二基板，接合电极和虚设电极。第一基板具有第一表面和第一布线，并且包含第一半导体材料。第二基板具有第二表面和第二布线，并且包含第二半导体材料，并且第一表面和第二表面彼此面对。接合电极设置在第一表面和第二表面之间，并且电连接到第一布线和第二布线。虚拟电极设置在第一表面和第二表面之间，并且与第一布线和/或第二布线电绝缘。接合电极具有接合凸块和第一接合焊盘。虚拟电极具有虚拟凸块和第一虚拟焊盘。

5. 发明申请

WO2015052163A1 OPTOELEKTRONISCHES BAUTEIL UND BEFESTIGUNGSMETHODE 审中-公开
标题翻译： OPTO电子元件和固定方法
公开(公告)号：WO2015052163A1
公开(公告)日：2015-04-16
申请号：PCT/EP2014/071400
申请日：2014-10-07
申请人： OSRAM OPTO SEMICONDUCTORS GMBH
发明人： FREI, Ulrich , GRÖTSCH, Stefan , HÄFNER, Norbert , LANG, Kurt-Jürgen
IPC分类号： H01L33/46 , H05K3/34 , H05K3/30 , H01L33/48 , G02B6/42 , H01L23/00 , H05K13/08
CPC分类号： H01L33/62 , H01L24/73 , H01L24/81 , H01L24/83 , H01L24/92 , H01L25/0753 , H01L33/486 , H01L2224/0212 , H01L2224/0401 , H01L2224/05553 , H01L2224/1134 , H01L2224/14051 , H01L2224/14505 , H01L2224/17517 , H01L2224/73153 , H01L2224/73204 , H01L2224/81139 , H01L2224/81192 , H01L2224/81815 , H01L2224/81906 , H01L2224/83191 , H01L2224/83874 , H01L2224/92125 , H01L2924/12041 , H01L2933/0066 , H05K3/305 , H05K3/341 , H05K3/3494 , H05K2201/10106 , H05K2203/048 , Y02P70/613 , H01L2924/00 , H01L2924/00012
摘要： Die Erfindung betrifft ein optoelektronisches Bauteil (101, 301, 501, 801), umfassend eine Leuchtdiode (113), eine Aufnahmeeinrichtung (115), an der die Leuchtdiode (113) aufgenommen ist, wobei die Aufnahmeeinrichtung (115) eine Fixierungseinrichtung (119; 125, 505, 803) aufweist, wobei die Fixierungseinrichtung (119; 125, 505, 803) Klebstoff (803) umfasst, um die Aufnahmeeinrichtung (115) auf einen die Aufnahmeeinrichtung (115) tragenden Träger kleben zu können. Die Erfindung betrifft ferner ein Verfahren zum Bearbeiten eines optoelektronischen Bauteils. Die Erfindung betrifft des Weiteren ein Verfahren zum Bestücken eines Trägers mit einem optoelektronischen Bauteil. Die Erfindung betrifft ferner eine Vorrichtung zum Aufnehmen eines optoelektronischen Bauteils.
摘要翻译：本发明涉及一种光电子器件（101，301，501，801），其包括在其上接收所述发光二极管（113）的发光二极管（113），接收装置（115），所述接收装置（115）的定影装置（119; 125，505，803），其中，所述固定装置（119;粘接剂（125，505，803）803）包括，要能坚持到接收设备（115）至（115轴承）载波的接收装置。本发明还涉及一种用于处理的光电子器件的方法。本发明还涉及到用于装载载体与光电部件的方法。本发明还涉及一种设备，用于接收的光电装置。

6. 发明申请

WO2011097630A3 SYSTEMS AND METHODS PROVIDING ARRANGEMENTS OF VIAS 审中-公开
标题翻译：提供VIAS安排的系统和方法
公开(公告)号：WO2011097630A3
公开(公告)日：2011-09-29
申请号：PCT/US2011024058
申请日：2011-02-08
申请人： QUALCOMM INC , GU SHIQUN , NOWAK MATTHEW MICHAEL , LISK DURODAMI J , TOMS THOMAS R , RAY URMI , SUH JUNGWON , CHANDRASEKARAN ARVIND
发明人： GU SHIQUN , NOWAK MATTHEW MICHAEL , LISK DURODAMI J , TOMS THOMAS R , RAY URMI , SUH JUNGWON , CHANDRASEKARAN ARVIND
IPC分类号： H01L25/065 , H01L21/60 , H01L23/00 , H01L23/367 , H01L23/48 , H01L23/50 , H01L23/528
CPC分类号： H01L23/5286 , H01L23/3677 , H01L23/481 , H01L24/05 , H01L24/13 , H01L24/14 , H01L24/48 , H01L24/81 , H01L25/0657 , H01L25/50 , H01L2224/0401 , H01L2224/05093 , H01L2224/13009 , H01L2224/13025 , H01L2224/13028 , H01L2224/131 , H01L2224/14505 , H01L2224/16145 , H01L2224/16146 , H01L2224/17517 , H01L2224/48091 , H01L2224/48227 , H01L2224/81136 , H01L2224/81193 , H01L2224/81801 , H01L2225/06513 , H01L2225/06541 , H01L2225/06562 , H01L2924/00014 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/014 , H01L2924/14 , H01L2924/1433 , H01L2924/15311 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： A semiconductor chip, (402) includes an array of electrical contacts, (412, 413) and multiple vias (416, 417) coupling at least one circuit in the semiconductor chip to the array of electrical contacts. A first one of the electrical contacts, (412) of the array of electrical contacts is coupled to N vias (416), and a second one of the electrical contacts (413) of the array of electrical contacts is coupled to M vias (417a, 4176). M and N are positive integers of different values.
摘要翻译：半导体芯片（402）包括将半导体芯片中的至少一个电路耦合到电触点阵列的电触点阵列（412,413）和多个通孔（416,417）。电触点阵列的电触点（412）中的第一个耦合到N个通孔（416），并且电触头阵列的电触点（413）中的第二个耦合到M个通孔（417a ，4176）。 M和N是不同值的正整数。

7. 发明申请

WO2006070863A1 半導体チップの実装構造体およびその製造方法审中-公开
标题翻译：半导体芯片安装结构及其制造方法
公开(公告)号：WO2006070863A1
公开(公告)日：2006-07-06
申请号：PCT/JP2005/024052
申请日：2005-12-28
申请人：松下電器産業株式会社 , 中村浩二郎 , 西川英信 , 熊澤謙太郎
发明人：中村浩二郎 , 西川英信 , 熊澤謙太郎
IPC分类号： H01L25/065 , H01L21/60 , H01L23/52 , H01L25/07 , H01L25/18
CPC分类号： H01L24/13 , H01L24/17 , H01L24/73 , H01L24/81 , H01L25/0657 , H01L25/50 , H01L2224/0554 , H01L2224/05568 , H01L2224/0557 , H01L2224/05571 , H01L2224/05573 , H01L2224/10135 , H01L2224/1134 , H01L2224/13099 , H01L2224/16 , H01L2224/16225 , H01L2224/17517 , H01L2224/32225 , H01L2224/73204 , H01L2224/81136 , H01L2224/81139 , H01L2224/81191 , H01L2224/81801 , H01L2224/83192 , H01L2225/06517 , H01L2225/06527 , H01L2225/06593 , H01L2924/00013 , H01L2924/00014 , H01L2924/01005 , H01L2924/01033 , H01L2924/01082 , H01L2924/14 , H01L2924/00012 , H01L2924/00 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
摘要：　基板上面（１ａ）に設けた複数の上面パッド（２ａ）と、基板（１）を挟んで各上面パッド（２ａ）にそれぞれ対応させて基板下面（１ｂ）に設けた複数の下面パッド（２ｂ）と、前記上面パッド（２ａ）に接合された第１バンプ（８ａ）を有する第１半導体チップ（４）と、前記下面パッド（２ｂ）に接合された第２バンプ（８ｂ）を有する第２半導体チップ（５）とを備えたことにより、半導体チップと回路基板との接続信頼性が向上した半導体チップの両面実装構造体を実現する。
摘要翻译：双面半导体芯片安装结构在基板上平面（1a）上设置有多个上平面焊盘（2a）; 通过夹持基板（1）分别对应于上平面焊盘（2a）的基板下平面（1b）上的多个下平面焊盘（2b）; 第一半导体芯片（4），其具有接合在所述上平面焊盘（2a）上的第一凸起（8a）; 以及第二半导体芯片（5），其具有接合在所述下平面焊盘（2b）上的第二凸起（8b）。因此，提供了具有提高半导体芯片和电路板之间的连接可靠性的双面半导体芯片安装结构。

8. 发明申请

WO99012198A1 METHOD FOR CONNECTING ELECTRONIC COMPONENTS WITH A CARRIER SUBSTRATE 审中-公开
标题翻译：方法连接电子部件与载体衬底
公开(公告)号：WO99012198A1
公开(公告)日：1999-03-11
申请号：PCT/DE1998/001088
申请日：1998-04-18
IPC分类号： H01L21/60 , H05K3/30 , H05K3/34
CPC分类号： H01L24/81 , H01L2224/10165 , H01L2224/17517 , H01L2224/81136 , H01L2224/8114 , H01L2224/81193 , H01L2224/81801 , H01L2924/01004 , H01L2924/01005 , H01L2924/01029 , H01L2924/01032 , H01L2924/01075 , H01L2924/01079 , H01L2924/014 , H05K3/303 , H05K3/3436 , H05K3/3457 , H05K2201/09427 , H05K2201/09781 , H05K2201/10734 , H05K2201/2036 , H05K2203/0465 , Y02P70/613
摘要： The invention concerns a method for connecting electronic components (2) with a carrier substrate (1), whereby at least a chip provided with signal-conducting solder bumps (10) is welded to contact surfaces (7) of the carrier substrate in a refusion soldering station. Between the carrier substrate and the component are located other solder bumps (11) isolated from the signal-conducting parts, and used as spacing elements for maintaining the component at a predetermined distance with respect to the carrier substrate, during the refusion soldering. In order to simplify the production and reduce the costs thereof, the soldering paste (11) for producing the solder bumps forming the spacing elements is applied directly on the carrier substrate, and then a chip provided with signal-conducting solder bumps is positioned on the carrier substrate such that the chip surface facing the latter is opposite the soldering paste on said substrate, and that during the subsequent refusion step, the component is soldered to the carrier substrate.
摘要翻译：为了提供用于电子部件的连接的方法中的载体基板（2）（1），其中信号传导凸块中的至少一个（10）（焊料凸块）提供的倒装芯片与支撑基板的接触面（7）在一个Reflowlötstation焊接并被设置为在其它距离元件，从所述载体衬底和通过该装置在与载体衬底的限定距离回流焊接期间保持的部件（11）之间的焊料凸块的信号载流部件隔离，以使制造过程更容易和更便宜的，所以建议所需的用于形成焊料凸点的焊膏（11）间隔元件的制备是直接施加在载体基材上，随后一个设置有信号传导凸点倒装芯片，使得面朝该倒装晶片的载流子衬底侧上，所述被放置在支撑衬底上 Trägersub STRAT施加焊膏是相对和器件焊接到载体基板在后续Reflowlötschritt。

9. 发明申请

WO2015198837A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2015198837A1
公开(公告)日：2015-12-30
申请号：PCT/JP2015/066348
申请日：2015-06-05
申请人：ソニー株式会社
发明人：村井　誠 , 佐藤　和樹 , 山田　宏行 , 高岡　裕二 , 今井　誠 , 天野　茂樹
IPC分类号： H01L21/60 , H01L23/12
CPC分类号： H01L24/81 , H01L23/12 , H01L23/49816 , H01L23/49838 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/17 , H01L2224/05624 , H01L2224/11 , H01L2224/13111 , H01L2224/13139 , H01L2224/16013 , H01L2224/16058 , H01L2224/16105 , H01L2224/16112 , H01L2224/16237 , H01L2224/17106 , H01L2224/17517 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/81007 , H01L2224/81139 , H01L2224/81191 , H01L2224/81385 , H01L2224/83192 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L2924/00014 , H01L2224/16225 , H01L2924/00
摘要：　半導体チップは、チップ本体の素子形成面に、はんだを含む複数の電極を有する。パッケージ基板は、基板本体の表面に、少なくとも一つの導電層およびソルダレジスト層を有する。ソルダレジスト層は、基板本体の表面および少なくとも一つの導電層の上に連続層として設けられると共に、少なくとも一つの導電層の各々の上に少なくとも一つの開口を有する。はんだを含む複数の電極は、電源供給機能以外の同一機能を有する二つ以上の第１電極を含む。少なくとも一つの導電層は、連続な第１導電層を含む。二つ以上の第１電極は、連続な第１導電層に接続されている。少なくとも一つの開口は、二つ以上の第１電極の各々に対向して設けられている。
摘要翻译：本发明的半导体芯片在主芯片体的元件形成面上具有多个含焊料的电极。封装基板在主基板主体的表面上具有一个或多个导电层和阻焊层。阻焊层作为连续层设置在主基板本体和一个或多个导电层的表面上方，并且在各个导电层上方具有一个或多个开口。多个含焊料的电极包括两个或更多个共享功率供给以外的功能的第一电极。一个或多个导电层包括连续的第一导电层。两个以上的第一电极与连续的第一导电层连接。提供至少一个开口以对应于两个或更多个第一电极中的每一个。

10. 发明申请

WO2014149338A1 MULTI-CHIP MODULE WITH SELF-POPULATING POSITIVE FEATURES 审中-公开
标题翻译：具有自我兴趣积极特征的多芯片模块
公开(公告)号：WO2014149338A1
公开(公告)日：2014-09-25
申请号：PCT/US2014/017389
申请日：2014-02-20
申请人： ORACLE INTERNATIONAL CORPORATION
发明人： THACKER, Hiren D. , KRISHNAMOORTHY, Ashok V. , CUNNINGHAM, John E. , ZHANG, Chaoqi
IPC分类号： H01L21/60 , H01L23/485 , H01L23/29 , H01L23/31 , B23K3/06 , H01L21/02 , H01L25/065 , H01L21/56 , H01L21/683
CPC分类号： H01L24/14 , B23K3/0623 , H01L21/561 , H01L21/6836 , H01L23/296 , H01L23/3171 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/74 , H01L24/81 , H01L24/98 , H01L25/0657 , H01L2221/68327 , H01L2221/68381 , H01L2224/03452 , H01L2224/0361 , H01L2224/0362 , H01L2224/0401 , H01L2224/05557 , H01L2224/05558 , H01L2224/05571 , H01L2224/05573 , H01L2224/05686 , H01L2224/11005 , H01L2224/11013 , H01L2224/11015 , H01L2224/11334 , H01L2224/13099 , H01L2224/13561 , H01L2224/1357 , H01L2224/13644 , H01L2224/13686 , H01L2224/17517 , H01L2224/742 , H01L2224/81002 , H01L2224/81141 , H01L2224/81191 , H01L2224/81815 , H01L2224/94 , H01L2924/00014 , H01L2924/05432 , H01L2224/11 , H01L2224/03 , H01L2924/00012 , H01L2924/05442 , H01L2224/05552
摘要： A multi-chip module ( MCM ) is described. This MCM includes at least two substrates that are mechanically coupled and aligned by positive and negative features on facing surfaces of the substrates. These positive and negative features may mate and self-lock with each other. The positive features may be self-populated into the negative features on at least one of the substrates using a hydrophilic layer in the negative feature. This hydrophilic layer may be used in conjunction with a hydrophobic layer surrounding the negative features on a top surface of at least one of the substrates.
摘要翻译：描述了多芯片模块（MCM）。该MCM包括至少两个基板，其通过在基板的相对表面上的正和负特征机械耦合和对准。这些积极和消极的特征可以彼此交配和自锁。可以使用负特征中的亲水层，在至少一个基板上将负面特征自身填充到负极特征中。该亲水层可以与围绕至少一个基底的顶表面上的负特征的疏水层结合使用。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式