专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101907175B1 고전압 애플리케이션을 위한 다중 필드-완화 트렌치를 구비한 종단 구조체를 갖는 트렌치 MOS 디바이스 有权
公开(公告)号：KR101907175B1
公开(公告)日：2018-10-11
申请号：KR1020167021475
申请日：2014-11-10
申请人： 비샤이 제너럴 세미컨덕터 엘엘씨
发明人： 린,이-유 , 창,춘-추에 , 쿵,푸,주
IPC分类号： H01L29/06 , H01L29/40 , H01L29/66 , H01L29/872
CPC分类号： H01L29/0634 , H01L29/0661 , H01L29/407 , H01L29/66143 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7811 , H01L29/7813 , H01L29/8725
摘要： 반도체디바이스용종단구조체는활성영역및 종단영역을갖는반도체기판을포함한다. 둘이상의트렌치셀은종단영역내에위치하고반도체기판의에지를향해활성영역의경계로부터연장된다. 종단트렌치는활성영역으로부터멀리떨어진트렌치셀들의측면상의종단영역내에형성된다. 도전성스페이서는트렌치셀들에가장가까운종단트렌치의측벽에인접하여위치한다. 제1 산화물층은종단트렌치내에형성되고도전성스페이서의측벽과접촉한다. 제1 도전성층은반도체기판의이면측표면상에형성된다. 제2 도전성층은활성영역및 종단영역위에형성된다.

2. 发明授权

KR101870807B1 전력 반도체 소자 및 그 제조방법 有权
公开(公告)号：KR101870807B1
公开(公告)日：2018-06-27
申请号：KR1020160077602
申请日：2016-06-21
申请人： 현대오트론 주식회사
发明人： 김영준 , 우혁 , 김태엽 , 조한신 , 박태영 , 이주환
IPC分类号： H01L29/739 , H01L29/66 , H01L29/423
CPC分类号： H01L29/7397 , H01L29/0619 , H01L29/1095 , H01L29/66348 , H01L29/7813
摘要： 본발명은상기전력반도체소자는기판내에서로이격된제 1 트렌치및 제 2 트렌치에각각배치된한 쌍의게이트전극, 상기기판내에서상기제 1 트렌치및 상기제 2 트렌치사이에배치된제 1 도전형의바디영역, 상기기판내에서상기제 1 트렌치및 제 2 트렌치의바닥면과적어도일측면을각각둘러싸면서서로이격배치된한 쌍의제 1 도전형의플로팅영역, 및상기기판내에서상기한 쌍의제 1 도전형의플로팅영역아래로부터상기한 쌍의제 1 도전형의플로팅영역사이를통과하여상기제 1 도전형의바디영역까지이어지는, 제 2 도전형의드리프트영역을포함하며, 상기드리프트영역에서상기한 쌍의제 1 도전형의플로팅영역사이의제 2 도전형도핑농도는상기한 쌍의제 1 도전형의플로팅영역아래의제 2 도전형도핑농도보다상대적으로더 높은전력반도체소자를제공한다.

3. 发明授权

KR101843651B1 스크린 산화물 층을 사용하여 트렌치 게이트를 갖는 반도체 디바이스를 제조하는 방법 有权
公开(公告)号：KR101843651B1
公开(公告)日：2018-03-29
申请号：KR1020160132740
申请日：2016-10-13
申请人： 인피니언 테크놀로지스 오스트리아 아게
发明人： 라포레트데이비드 , 오우브라드세드릭
IPC分类号： H01L29/423 , H01L21/762 , H01L29/66 , H01L21/02
CPC分类号： H01L29/7813 , H01L21/02164 , H01L21/0217 , H01L21/02238 , H01L21/02255 , H01L21/26513 , H01L21/28211 , H01L29/0696 , H01L29/0847 , H01L29/0878 , H01L29/1095 , H01L29/404 , H01L29/407 , H01L29/41766 , H01L29/4236 , H01L29/4238 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7811
摘要： 스크린산화물층(410)은반도체층(100a)의주면(101a) 상에형성되고패시베이션층(420)은스크린산화물층(410) 상에형성된다. 게이트트렌치(150a)는패시베이션층(420)을포함하는트렌치마스크(400) 내의마스크개구(405)에의해노출된반도체층(100a)의일부분내에형성된다. 게이트유전체(151)는적어도게이트트렌치(150a)의측벽을따라형성된다. 패시베이션층(420)을제거한후에, 도펀트가스크린산화물층(410)을통해주입되어반도체층(100a) 내에바디존(115) 및소스구역(110) 중적어도하나를형성한다.

4. 发明授权

KR101823273B1 반도체 장치의 제조 방법 有权
公开(公告)号：KR101823273B1
公开(公告)日：2018-01-29
申请号：KR1020160165825
申请日：2016-12-07
申请人： 도요타지도샤가부시키가이샤
发明人： 가메야마사토루 , 아지오카마사키 , 오키슈헤이
IPC分类号： H01L29/66 , H01L21/02 , H01L21/768 , H01L21/28 , H01L21/285 , H01L21/324 , H01L29/739
CPC分类号： H01L21/02068 , H01L21/0209 , H01L21/28556 , H01L29/0834 , H01L29/1095 , H01L29/34 , H01L29/417 , H01L29/66325 , H01L29/66348 , H01L29/7397
摘要： 반도체장치의제조방법은반도체영역형성공정, 세정공정, 표면조도균일화공정, 전극형성공정을포함한다. 상기반도체영역형성공정으로서, 이온주입량이상이한복수의반도체영역을반도체기판의한쪽의주면에노출되도록반도체영역을형성한다. 상기세정공정으로서, 상기반도체영역형성공정후에, 상기반도체기판의상기한쪽의주면을불산을사용하여세정한다. 상기표면조도균일화공정으로서, 상기 HF 세정공정후에, 상기반도체기판의상기한쪽의주면의표면조도를균일화한다. 상기전극형성공정으로서, 상기표면조도균일화공정후에, 상기반도체기판의상기한쪽의주면에전극을형성한다.

5. 发明授权

KR101780619B1 반도체 장치와 그 제조 방법 有权
公开(公告)号：KR101780619B1
公开(公告)日：2017-09-21
申请号：KR1020167020258
申请日：2014-11-19
申请人： 도요타 지도샤(주)
发明人： 이와사키신야 , 가메야마사토루
IPC分类号： H01L21/263 , H01L21/265 , H01L21/322 , H01L29/06 , H01L29/08 , H01L29/32 , H01L29/423 , H01L29/66 , H01L29/739
CPC分类号： H01L29/063 , H01L21/263 , H01L21/265 , H01L21/26506 , H01L21/28 , H01L21/322 , H01L21/3223 , H01L21/324 , H01L27/0664 , H01L27/0727 , H01L29/0696 , H01L29/0834 , H01L29/1095 , H01L29/32 , H01L29/4236 , H01L29/6609 , H01L29/66348 , H01L29/7397 , H01L29/78 , H01L29/861 , H01L29/8613
摘要： IGBT 영역은, 컬렉터층과, 제 1 드리프트층과, 제 1 보디층과, 에미터층과, 반도체기판의표면측으로부터제 1 보디층을관통하여제 1 드리프트층에도달하는트렌치게이트를구비하고있다. 다이오드영역은, 캐소드층과, 제 2 드리프트층과, 제 2 보디층을구비하고있다. 트렌치게이트의하단의깊이와, 제 1 드리프트층및 제 2 드리프트층의표면사이에위치하는제 1 드리프트층및 제 2 드리프트층에, 결정결함밀도의피크를포함하는라이프타임제어영역이형성되어있다. 반도체기판의표면측의트렌치게이트상방에, 실리콘질화막층이추가로형성되어있다.

6. 发明公开

KR1020170100629A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020170100629A
公开(公告)日：2017-09-04
申请号：KR1020177020906
申请日：2015-01-27
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 나카무라가츠미
IPC分类号： H01L29/739 , H01L29/78 , H01L29/861 , H01L29/868
CPC分类号： H01L29/1095 , H01L21/2253 , H01L21/26506 , H01L21/26513 , H01L21/266 , H01L21/3221 , H01L21/324 , H01L27/0664 , H01L29/0619 , H01L29/1608 , H01L29/2003 , H01L29/36 , H01L29/402 , H01L29/66121 , H01L29/66348 , H01L29/739 , H01L29/7397 , H01L29/8611 , H01L29/868
摘要： 본발명은, 안정적인내압특성, 오프시에있어서의리크전류의저감화에따르는오프로스저감, 턴오프동작의제어성향상, 및턴 오프시의차단능력의향상을도모할수 있는반도체장치의구조를제공하는것을목적으로한다. 그리고, 본발명은, IGBT나다이오드등의수직형의반도체장치로서, N드리프트층(14)에대하여하면쪽에 N드리프트층(14)에인접하여형성되는 N 버퍼층(15)을갖고, N 버퍼층(15)의버퍼층의주요부에있어서, 상면으로부터하면으로향하는방향에있어서, 깊이양을 TB(㎛), 불순물농도를 CB(㎝)로한 변위에의해도출되는농도기울기δ는 {0.03≤δ≤0.7}로규정되는농도기울기조건을만족하고있다.
摘要翻译：本发明是根据漏电流在OPRoS的时间的减少而减少，关断操作，mitteon半导体装置的改进，可以实现在时间 - 关断阻挡能力的改进的可控性提供稳定的介电击穿电压的和关闭的结构而为宗旨。本发明是一种垂直半导体器件，例如IGBT或二极管，其具有在N漂移层14上形成的与N漂移层14接触的N缓冲层15，）在缓冲层的主要部分，在朝向当上表面，深度量TB（㎛），将杂质浓度CB（㎝）梯度通过δ罗汉位移衍生{}0.03≤δ≤0.7方向并满足规定的浓度梯度条件。

7. 发明授权

KR101764618B1 반도체장치 및 그 제조방법 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：KR101764618B1
公开(公告)日：2017-08-03
申请号：KR1020150032947
申请日：2015-03-10
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 코니시카즈야 , 후카다유스케 , 나라자키아쓰시
IPC分类号： H01L29/739 , H01L29/66
CPC分类号： H01L29/7397 , H01L21/26533 , H01L21/761 , H01L21/76224 , H01L29/0653 , H01L29/0696 , H01L29/1095 , H01L29/4236 , H01L29/4916 , H01L29/66348 , H01L29/66734 , H01L29/7813
摘要： 임계전압등의전기특성의격차를억제하고, 내구성을향상시킨반도체장치를제공한다. 제1 도전형의반도체기판의한쪽의주면위에배치된제2도전형의제1 반도체층과, 제1 반도체층을두께방향으로관통해서반도체기판내부에이르도록복수설치된트렌치게이트와, 제1 반도체층의상층부에선택적으로설치된제2도전형의제2 반도체층과, 확산층의측면에접하고, 제1 반도체층내부를두께방향으로뻗는분리층과, 적어도 1개의측면이트렌치게이트에접하는제1 도전형의제3 반도체층과, 제2및제3 반도체층에접하도록제1 반도체층위에설치된제1 주전극과, 반도체기판의한쪽의주면과는반대인다른쪽의주면측에설치된제2 주전극을구비하고, 분리층은, 제2 및제3 반도체층사이에설치되어양자를분리하고, 제2 반도체층과동일한깊이, 또는제2 반도체층보다도깊은위치까지뻗도록형성되어있다.
摘要翻译：提供一种抑制阈值电压等电特性的偏差并提高耐久性的半导体装置。第二导电类型的第一半导体层，设置在第一导电类型的半导体衬底的一个主表面上;多个沟槽栅，设置为沿厚度方向并且在半导体衬底内部穿透第一半导体层; 第二导电类型的第二半导体层，选择性地设置在扩散层的上层部分上;隔离层，接触扩散层的侧表面并沿第一半导体层的厚度方向延伸; 第一主电极，设置在第一半导体层上以与第二和第三半导体层接触;以及第二主电极，设置在与半导体衬底的一个主表面相对的另一主表面侧上，并且隔离层设置在第二半导体层和第三半导体层之间以分离它们并延伸到与第二半导体层相同的深度或比第二半导体层更深。

8. 发明公开

KR1020170054231A 스크린 산화물 층을 사용하여 트렌치 게이트를 갖는 반도체 디바이스를 제조하는 방법 审中-实审
标题翻译：使用屏蔽氧化物层制造具有沟槽栅极的半导体器件的方法
公开(公告)号：KR1020170054231A
公开(公告)日：2017-05-17
申请号：KR1020160132740
申请日：2016-10-13
申请人： 인피니언 테크놀로지스 오스트리아 아게
发明人： 라포레트데이비드 , 오우브라드세드릭
IPC分类号： H01L29/423 , H01L21/762 , H01L29/66 , H01L21/02
CPC分类号： H01L29/7813 , H01L21/02164 , H01L21/0217 , H01L21/02238 , H01L21/02255 , H01L21/26513 , H01L21/28211 , H01L29/0696 , H01L29/0847 , H01L29/0878 , H01L29/1095 , H01L29/404 , H01L29/407 , H01L29/41766 , H01L29/4236 , H01L29/4238 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7811 , H01L21/02472 , H01L21/02554 , H01L21/76243 , H01L29/6656
摘要： 스크린산화물층(410)은반도체층(100a)의주면(101a) 상에형성되고패시베이션층(420)은스크린산화물층(410) 상에형성된다. 게이트트렌치(150a)는패시베이션층(420)을포함하는트렌치마스크(400) 내의마스크개구(405)에의해노출된반도체층(100a)의일부분내에형성된다. 게이트유전체(151)는적어도게이트트렌치(150a)의측벽을따라형성된다. 패시베이션층(420)을제거한후에, 도펀트가스크린산화물층(410)을통해주입되어반도체층(100a) 내에바디존(115) 및소스구역(110) 중적어도하나를형성한다.
摘要翻译：屏蔽氧化物层410形成在半导体层100a的主表面101a上，钝化层420形成在屏蔽氧化物层410上。栅极沟槽150a形成在由包括钝化层420的沟槽掩模400中的掩模开口405暴露的半导体层100a的一部分内。栅极电介质151至少沿着栅极沟槽150a的侧壁形成。在去除钝化层420之后，通过屏蔽氧化物层410注入掺杂物以形成半导体层100a中的体区115和源区110之一。

9. 发明公开

KR1020170026185A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020170026185A
公开(公告)日：2017-03-08
申请号：KR1020160107038
申请日：2016-08-23
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 다까하시유끼오 , 마쯔우라히또시
IPC分类号： H01L29/739 , H01L23/525 , H01L23/62 , H01L27/112 , H01L29/66
CPC分类号： H01L23/5258 , H01L22/22 , H01L23/5228 , H01L27/0255 , H01L27/11582 , H01L28/00 , H01L29/0619 , H01L29/402 , H01L29/66348 , H01L29/7397
摘要： 반도체장치는, 반도체기판의주표면에형성된, 볼록상태의제1 절연막과, 반도체기판위에형성되며, 볼록상태의제1 절연막의주위를둘러싸도록형성된반도체기판의도전형과상이한도전형의제1 확산층과, 퓨즈소자를구성하는볼록상태의제1 절연막에걸치도록형성된제1 도전층과, 제1 도전층위에형성된제2 절연막을구비한다.
摘要翻译：半导体器件包括：具有主表面的半导体衬底; 形成为凸形并设置在所述半导体衬底的主表面上的第一绝缘膜; 第一扩散层，其形成在所述半导体基板上，并且设置成围绕形成为凸状的所述第一绝缘膜，所述第一扩散层的导电类型与所述半导体基板不同; 第一导电层，其形成为跨越形成为凸形的第一绝缘膜延伸，所述第一导电层形成熔丝元件; 以及设置在第一导电层上的第二绝缘膜。

10. 发明授权

KR101702942B1 반도체 장치 및 반도체 장치의 제조방법 有权
标题翻译：半导体器件及制造半导体器件的方法
公开(公告)号：KR101702942B1
公开(公告)日：2017-02-06
申请号：KR1020147012992
申请日：2012-12-14
申请人： 후지 덴키 가부시키가이샤
发明人： 타키시타,히로시 , 요시무라,타카시 , 미야자키,마사유키 , 쿠리바야시,히데나오
IPC分类号： H01L29/739 , H01L21/265 , H01L21/329 , H01L21/336 , H01L29/78 , H01L29/868
CPC分类号： H01L29/0615 , H01L21/263 , H01L29/1095 , H01L29/32 , H01L29/36 , H01L29/6609 , H01L29/66333 , H01L29/66348 , H01L29/7395 , H01L29/7397 , H01L29/861
摘要： n드리프트층이되는 n형반도체기판의이면으로부터복수회의프로톤조사(照射)를반복적으로행하여, n드리프트층의기판이면측의내부에, n형반도체기판보다저(低)저항인 n형 FS층을형성한다. 상기 n형 FS층을형성하기위한복수회의프로톤조사시에, 전회(前回)의프로톤조사에서남겨진디스오더(7)에의한이동도저하를보상하도록, 차회(次回)의프로톤조사를행한다. 이때, 2회째이후의프로톤조사를, 그 1회앞의프로톤조사에의해형성된디스오더(7)의위치를목표로하여프로톤조사를행한다. 이로써, 프로톤조사및 열처리후에도, 디스오더(7)가적고, 누출전류의증가등의특성불량의발생을억제할수 있으며, 또한고농도의수소관련도너층을갖는 n형 FS층을형성할수가있다.
摘要翻译：从作为n漂移层的n型半导体衬底的后表面进行质子照射多次，以形成具有比n型半导体衬底的电阻低的n型FS层 n漂移层的后表面。当质子照射多次进行以形成n型FS层时，进行下一个质子照射以补偿由于在先前的质子照射中保留的无序（7）而导致的迁移率的降低。在这种情况下，第二次或随后的质子照射在由先前的质子照射形成的紊乱（7）的位置进行。以这种方式，即使在质子照射和热处理之后，紊乱（7）降低，并且可以防止诸如漏电流增加的特性劣化。此外，可以形成包括高浓度氢相关供体层的n型FS层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式