专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020160109991A 영상 센서용 보호링 有权
标题翻译：图像传感器保护环
公开(公告)号：KR1020160109991A
公开(公告)日：2016-09-21
申请号：KR1020150082791
申请日：2015-06-11
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 차이충한 , 초우춘하오 , 리쿠오쳉 , 후융룽 , 쳉윤웨이
IPC分类号： H01L27/146
CPC分类号： H01L27/1463 , H01L21/761 , H01L23/58 , H01L27/14607 , H01L27/14609 , H01L27/14621 , H01L27/14627 , H01L27/1464 , H01L27/14643 , H01L27/14683 , H01L27/14687 , H01L27/14689
摘要： 본개시의일부실시형태는영상센서를제공한다. 이영상센서는반도체기판내에배치되는복수의포토센서를구비하는화소센서어레이를포함한다. 주변회로부는반도체기판내에또는반도체기판상에배치되며, 화소센서어레이로부터이격되어배치된다. 보호링은화소센서어레이의외주를둘러싸며, 주변회로부로부터화소센서어레이를분리한다. 보호링은 20 미크론보다더 큰환형폭을가진다. 보호링은기판내에서화소센서어레이에이웃하는제1링, 이제1 링을둘러싸며제1 p-n 접합에서제1 링과만나는제2 링, 제2 링을둘러싸며제2 p-n 접합에서제2 링과만나는제3 링을포함한다.
摘要翻译：本发明的实施例提供一种图像传感器。图像传感器包括具有设置在半导体衬底中的多个光电传感器的像素传感器阵列。外围电路单元设置在半导体衬底或半导体衬底上并与像素传感器阵列间隔开。保护环围绕像素传感器阵列的外周，并且将像素阵列传感器与外围电路单元分离。保护环具有大于20微米的环形宽度。保护环包括：与基板中的像素传感器阵列相邻的第一环; 封闭所述第一环并在第一p-n结中接触所述第一环的第二环; 以及包围所述第二环并在第二p-n结接触所述第二环的第三环。

2. 发明公开

KR1020160084194A 반도체 소자 및 이의 제조방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020160084194A
公开(公告)日：2016-07-13
申请号：KR1020150000787
申请日：2015-01-05
申请人： 삼성전자주식회사
发明人： 윤찬식 , 유호인 , 이기석 , 조창현
IPC分类号： H01L29/66 , H01L29/78
CPC分类号： H01L27/10876 , H01L21/31111 , H01L21/761 , H01L27/10814 , H01L27/10855 , H01L27/10891 , H01L29/4236 , H01L29/66734 , H01L29/7843
摘要： 반도체소자및 이의제조방법에있어서, 소자분리막에의해한정되는활성영역및 활성영역과교차하는라인형상으로연장되고활성영역을바닥부에위치하는게이트영역및 표면에위치하는접합영역으로구분하는트렌치를구비하는반도체기판이제공된다. 게이트영역상에배치되어트렌치에매립되는매립게이트구조물을포함하는워드라인과접합영역상에배치되어매립게이트구조물과트랜지스터구조물을구성하는접합층이배치된다. 소자분리막의상부에배치되어접합층을한정하고전기적으로절연하는접합(junction) 분리막이제공된다. 비트라인컨택과스토리지노드컨택을전기적으로절연하여반도체소자의동작신뢰성을높인다.
摘要翻译：根据半导体器件及其制造方法，提供半导体衬底。半导体衬底包括由器件隔离膜限制的有源区和沟槽。沟槽以线状延伸以穿过有效区域，并且将有源区域划分为位于位于表面上的底部部分和接合区域上的栅极区域。设置字线和接合层。字线设置在栅极区域上，并且包括埋在沟槽中的掩埋栅极结构。接合层设置在接合区域上并构成掩埋栅极结构和晶体管结构。提供了设置在器件隔离膜的上部并且限制和电隔离接合层的结隔离膜。通过电隔离位线接触和存储节点接触，可以提高半导体器件的操作可靠性。

3. 发明公开

KR1020160022744A 가드 링 구조 및 그 형성 방법 有权
标题翻译：护环结构及其形成方法
公开(公告)号：KR1020160022744A
公开(公告)日：2016-03-02
申请号：KR1020140158068
申请日：2014-11-13
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 린완-옌 , 린원-지에 , 수유-티 , 첸보-팅 , 트셍젠-초우 , 첸쿠오-지 , 창선-제이 , 리앙민-창
IPC分类号： H01L27/04
CPC分类号： H01L29/0619 , H01L21/26513 , H01L21/76 , H01L21/761 , H01L21/823431 , H01L21/823481 , H01L27/0207 , H01L27/0251 , H01L27/0886 , H01L29/0646 , H01L29/66795 , H01L29/785 , H01L27/04 , H01L27/00
摘要： 회로디바이스는코어회로부를포함한다. 본회로디바이스는, 제1 도펀트형태를갖고, 상기코어회로부의주변주위에있고, 제1 가드링과제2 가드링을포함하는제1 세트의가드링들을더 포함한다. 본회로디바이스는, 상기제1 도펀트형태에반대인제2 도펀트형태를갖는제2 세트의가드링들을더 포함하며, 상기제2 세트의가드링들중 적어도하나의가드링은상기제1 세트의가드링들중 적어도하나의가드링의주변주위에있고, 상기제2 세트의가드링들은제3 가드링과제4 가드링을포함한다.
摘要翻译：保护环结构及其形成方法技术领域本发明涉及保护环结构及其形成方法。电路设备包括核心电路部分。电路装置还包括第一组保护环，其具有第一掺杂剂类型，围绕核心电路部分的外围，并且包括第一保护环和第二保护环。电路装置还包括第二组保护环，其具有与第一掺杂剂类型相反的第二掺杂剂类型，其中第二组保护环的至少一个保护环围绕至少一个保护环的保护环的周边第一组防护环，第二组防护环包括第三防护环和第四防护环。

4. 发明授权

KR101415419B1 고전압 바이폴라-ＣＭＯＳ-ＤＭＯＳ 집적회로 디바이스와 이를 형성하는 모듈러 방법 有权
标题翻译：高压双极性CMOS-DMOS集成电路器件及其形成的模块化方法
公开(公告)号：KR101415419B1
公开(公告)日：2014-07-04
申请号：KR1020137012928
申请日：2007-05-30
申请人： 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드
发明人： 윌리엄스리차드케이. , 디즈니도날드레이 , 첸준-웨이 , 찬와이티엔 , 류형식
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/0847 , H01L21/761 , H01L21/823462 , H01L21/823481 , H01L21/823493 , H01L21/8249 , H01L27/0623 , H01L27/088 , H01L27/098 , H01L29/0696 , H01L29/0878 , H01L29/0886 , H01L29/1045 , H01L29/105 , H01L29/1083 , H01L29/1087 , H01L29/402 , H01L29/42368 , H01L29/456 , H01L29/4933 , H01L29/66106 , H01L29/66659 , H01L29/66704 , H01L29/66901 , H01L29/7825 , H01L29/7835 , H01L29/808 , H01L29/866 , H01L2924/0002 , H01L2924/00
摘要： 에피택셜층을 포함하지 않는 기판에 다양한 반도체 디바이스를 제조하기 위해 아주 저온의 프로세스가 사용된다. 상기 디바이스는 비-절연 수평 D-MOS. 비-절연 확장 드레인 또는 드리프트 MOS 디바이스, 수평 트렌치 DMOS, 절연 수평 DMOS, JFET 및 공핍-모드 디바이스, 및 PN 다이오드 클램프 및 정류기와 접합 종단을 포함한다. 상기 프로세스는 고온 프로세스의 필요를 제거하고 "주입된대로(as-implanted)" 불순물 프로파일을 을 사용하기 때문에, 상기 나머지 요소들을 생성하기 위해 사용된 프로세스를 변경할 필요없이 IC에 디바이스를 부가하거나 생략하는 것을 허용하는 모듈러 아키텍처를 구성한다.

5. 发明公开

KR1020140080420A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020140080420A
公开(公告)日：2014-06-30
申请号：KR1020130156173
申请日：2013-12-16
申请人： 에스아이아이 세미컨덕터 가부시키가이샤
发明人： 사쿠라이히토미 , 히로세요시츠구
IPC分类号： H01L23/60
CPC分类号： H01L21/761 , H01L27/0255 , H01L27/0921
摘要： Provided is a semiconductor device capable of suppressing latch-up generation in a small region. In a few number of carrier capture regions, a P-type diffusion region (22), an N-type well (24), and a P-type diffusion region (25) are formed on a surface of a P-type semiconductor substrate (27). An N-type diffusion region (23) is formed on a surface of the N-type well (24). In this case, the N-type well (24) is located between the P-type diffusion region (22) and the P-type diffusion region (25). The P-type diffusion region (22) and the P-type diffusion region (25) are connected to each other by a metal film wiring, which is arranged in a roundabout way other than a shortest distance, and both regions are connected to a ground pad (12).
摘要翻译：提供能够抑制小区域中的闭锁生成的半导体装置。在多个载流子捕获区域中，在P型半导体衬底的表面上形成P型扩散区域（22），N型阱（24）和P型扩散区域（25）（27）。在N型阱（24）的表面上形成N型扩散区（23）。在这种情况下，N型阱（24）位于P型扩散区（22）和P型扩散区（25）之间。 P型扩散区域（22）和P型扩散区域（25）通过除了最短距离之外的迂回路径配置的金属膜配线相互连接，两个区域与接地垫（12）。

6. 发明授权

KR101393962B1 고전압 반대 주입을 갖춘 전력 트랜지스터 有权
标题翻译：具有高电压计数器的功率晶体管
公开(公告)号：KR101393962B1
公开(公告)日：2014-05-12
申请号：KR1020120111095
申请日：2012-10-08
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 시아오시쿠앙 , 추첸리앙 , 첸이셍 , 첸페이윤 , 테이콩벵
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/66492 , H01L21/761 , H01L29/1083 , H01L29/66575 , H01L29/7833
摘要： 여기서는 전계 효과 트랜지스터 디바이스와, 택일적으로는 횡측 전력 트랜지스터와, 그 형성 방법이 제공되며, 상기 형성 방법은 기판을 제공하는 단계, 도핑된 매립층을 생성하는 단계, 및 기판에서 매립층 상에 1차 웰을 생성하는 단계를 포함한다. 드리프트 드레인은 1차 웰에서 생성될 수 있고, 반대 주입 영역은 1차 웰에서 주입되어 드리프트 드레인과 매립층 사이에 있을 수 있다. 1차 웰은 제1 및 제2 주입 영역을 포함할 수 있고 제2 주입 영역은 제1 주입 영역보다 낮은 깊이에 있다. 반대 주입은 제1 및 제2 주입 영역들 사이의 깊이에서 존재할 수 있다. 1차 웰과 반대 주입 영역은 동일한 도전성 유형의 도펀트들, 또는 p+형 및 p-형 도펀트들 모두를 포함할 수 있다. 게이트는 드리프트 드레인의 일부분 위에서 형성될 수 있다.

7. 发明授权

KR101335833B1 다이오드 영역과 ＩＧＢＴ 영역을 갖는 반도체 기판을 구비하는 반도체 장치 有权
标题翻译：具有二极管区域和IGBT区域的半导体衬底的半导体器件
公开(公告)号：KR101335833B1
公开(公告)日：2013-12-03
申请号：KR1020117022042
申请日：2009-09-07
申请人： 도요타 지도샤(주)
发明人： 나가오카다츠지 , 소에노아키타카
IPC分类号： H01L27/04 , H01L21/8234 , H01L29/739 , H01L29/78
CPC分类号： H01L21/761 , H01L27/0727 , H01L29/32 , H01L29/7397 , H01L29/861
摘要： 다이오드 영역과 IGBT 영역이 형성되어 있는 반도체 기판을 구비하는 반도체 장치를 제공한다. 다이오드 영역과 IGBT 영역 사이에는, 반도체 기판의 상면에서부터 애노드 영역의 하단 및 보디 영역의 하단보다 깊은 깊이까지의 범위에 p 형의 분리 영역이 형성되어 있다. 다이오드 드리프트 영역내에는, 다이오드 라이프 타임 제어 영역이 형성되어 있다. 다이오드 라이프 타임 제어 영역의 캐리어 라이프 타임은, 다이오드 라이프 타임 제어 영역외의 다이오드 드리프트 영역의 캐리어 라이프 타임보다 짧다. 다이오드 라이프 타임 제어 영역의 IGBT 영역측의 단부가, 분리 영역 아래에 위치하고 있다.

8. 发明公开

KR1020130056155A ＣＭＯＳ 집적 회로 및 증폭 회로 无效
标题翻译： CMOS集成电路和放大电路
公开(公告)号：KR1020130056155A
公开(公告)日：2013-05-29
申请号：KR1020120039694
申请日：2012-04-17
申请人： 삼성전기주식회사
发明人： 타다마사무라카미
IPC分类号： H03F1/22
CPC分类号： H01L27/092 , H01L21/761 , H01L27/0629 , H01L27/1203 , H01L27/13 , H01L29/78 , H03F1/523 , H03F3/193 , H03F2200/294 , H03F2200/492 , H03K19/0948
摘要： PURPOSE: A CMOS integrated circuit and an amplification circuit are provided to have a good NF property while maintaining high linearity by avoiding degradation. CONSTITUTION: A LNA[Low Noise Amplifier](14) includes an input terminal(101), an inductor(102), a protective circuit(103), an amplification circuit(104), and an output terminal(105). The amplification circuit includes a MOSFET[Metal Oxide Semiconductor Field Effect Transistor](111), a load resistor(112), and an inductor(113). The MOSFET connects a drain with one end of the load resistor, connects a gate with the input terminal, and respectively connects the drain with one end of the inductor. The input terminal makes a high frequency signal which is transmitted from an impedance matching circuit reach. The input terminal connects to the gate of MOSFET which is included in the amplification circuit through the inductor. The protective circuit prevents an input of a large signal in the amplification circuit and outputs to the amplification circuit by cutting a component which is more than a predetermined voltage if a voltage which is more than the predetermined voltage is generated. [Reference numerals] (103) Protective circuit; (AA) Body potential
摘要翻译：目的：提供CMOS集成电路和放大电路以具有良好的NF特性，同时通过避免退化而保持高线性度。构成：LNA [Low Noise Amplifier]（14）包括输入端（101），电感（102），保护电路（103），放大电路（104）和输出端（105）。放大电路包括MOSFET [金属氧化物半导体场效应晶体管]（111），负载电阻（112）和电感器（113）。 MOSFET将漏极与负载电阻的一端连接，将栅极与输入端连接，并分别将漏极与电感的一端连接。输入端子产生从阻抗匹配电路到达的高频信号。输入端子通过电感器连接到放大电路中包含的MOSFET的栅极。如果产生大于预定电压的电压，则保护电路防止放大电路中的大信号的输入并且通过切割大于预定电压的分量来输出到放大电路。（附图标记）（103）保护电路; （AA）身体电位

9. 发明授权

KR101267770B1 고전압 바이폴라-ＣＭＯＳ-ＤＭＯＳ 집적회로 디바이스와 이를 형성하는 모듈러 방법 有权
公开(公告)号：KR101267770B1
公开(公告)日：2013-05-27
申请号：KR1020127033560
申请日：2007-05-30
申请人： 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드
发明人： 윌리엄스리차드케이. , 디즈니도날드레이 , 첸준-웨이 , 찬와이티엔 , 류형식
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/0847 , H01L21/761 , H01L21/823462 , H01L21/823481 , H01L21/823493 , H01L21/8249 , H01L27/0623 , H01L27/088 , H01L27/098 , H01L29/0696 , H01L29/0878 , H01L29/0886 , H01L29/1045 , H01L29/105 , H01L29/1083 , H01L29/1087 , H01L29/402 , H01L29/42368 , H01L29/456 , H01L29/4933 , H01L29/66106 , H01L29/66659 , H01L29/66704 , H01L29/66901 , H01L29/7825 , H01L29/7835 , H01L29/808 , H01L29/866 , H01L2924/0002 , H01L2924/00
摘要： 에피택셜층을포함하지않는기판에다양한반도체디바이스를제조하기위해아주저온의프로세스가사용된다. 상기디바이스는비-절연수평 D-MOS. 비-절연확장드레인또는드리프트 MOS 디바이스, 수평트렌치 DMOS, 절연수평 DMOS, JFET 및공핍-모드디바이스, 및 P-N 다이오드클램프및 정류기와접합종단을포함한다. 상기프로세스는고온프로세스의필요를제거하고 "주입된대로(as-implanted)" 불순물프로파일을을 사용하기때문에, 상기나머지요소들을생성하기위해사용된프로세스를변경할필요없이 IC에디바이스를부가하거나생략하는것을허용하는모듈러아키텍처를구성한다.

10. 发明授权

KR101260639B1 고전압 바이폴라-ＣＭＯＳ-ＤＭＯＳ 집적회로 디바이스와 이를 형성하는 모듈러 방법 有权
标题翻译：高压双极-CMOS-DMOS集成电路器件和用于形成它们的模块化方法
公开(公告)号：KR101260639B1
公开(公告)日：2013-05-03
申请号：KR1020127033563
申请日：2007-05-30
申请人： 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드
发明人： 윌리엄스리차드케이. , 디즈니도날드레이 , 첸준-웨이 , 찬와이티엔 , 류형식
IPC分类号： H01L29/861 , H01L21/328
CPC分类号： H01L29/0847 , H01L21/761 , H01L21/823462 , H01L21/823481 , H01L21/823493 , H01L21/8249 , H01L27/0623 , H01L27/088 , H01L27/098 , H01L29/0696 , H01L29/0878 , H01L29/0886 , H01L29/1045 , H01L29/105 , H01L29/1083 , H01L29/1087 , H01L29/402 , H01L29/42368 , H01L29/456 , H01L29/4933 , H01L29/66106 , H01L29/66659 , H01L29/66704 , H01L29/66901 , H01L29/7825 , H01L29/7835 , H01L29/808 , H01L29/866 , H01L2924/0002 , H01L2924/00
摘要： 에피택셜층을포함하지않는기판에다양한반도체디바이스를제조하기위해아주저온의프로세스가사용된다. 상기디바이스는비-절연수평 D-MOS. 비-절연확장드레인또는드리프트 MOS 디바이스, 수평트렌치 DMOS, 절연수평 DMOS, JFET 및공핍-모드디바이스, 및 P-N 다이오드클램프및 정류기와접합종단을포함한다. 상기프로세스는고온프로세스의필요를제거하고 "주입된대로(as-implanted)" 불순물프로파일을을 사용하기때문에, 상기나머지요소들을생성하기위해사용된프로세스를변경할필요없이 IC에디바이스를부가하거나생략하는것을허용하는모듈러아키텍처를구성한다.
摘要翻译：使用非常低温的工艺在不包括外延层的衬底上制造各种半导体器件。该器件是非隔离的水平D-MOS。非隔离扩展漏极或漂移MOS器件，水平沟槽DMOS，隔离水平DMOS，JFET和耗尽型器件，以及P-N二极管钳位和整流器以及结点端接。该过程消除了对高温处理的需要，和“植入的（如注入）”，因为它使用的杂质分布，而不需要对用于产生元件的其余部分的过程中的任何改变将被添加或省略，则IC涡副允许的模块化体系结构

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式