专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101851821B1 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법 有权
公开(公告)号：KR101851821B1
公开(公告)日：2018-06-11
申请号：KR1020137032210
申请日：2012-05-04
申请人： 에이비비 슈바이쯔 아게
发明人： 폰아르스크리슈토프
IPC分类号： H01L21/328 , H01L29/70
CPC分类号： H01L29/6609 , H01L21/761 , H01L29/66136 , H01L29/7395 , H01L29/7396 , H01L29/7397 , H01L29/861
摘要： 바이폴라펀치쓰루반도체디바이스의제조방법이제공되며, 다음의단계들이수행된다: (a) 제 1 및제 2 측 (11, 2) 을갖는고도핑의제 1 웨이퍼 (10) 를제공하는단계로서, 제 1 웨이퍼가제 1 전도타입의제 1 파티클들로적어도제 1 측 (11) 에도핑되는, 제 1 웨이퍼 (10) 를제공하는단계, (b) 제 3 측및 제 4 측을갖는, 제 1 전도타입의저도핑의제 2 웨이퍼 (20) 를제공하는단계, (c) 제 1 측 (11) 의제 1 웨이퍼 (10) 및제 4 측 (22) 의제 2 웨이퍼 (20) 를함께본딩하여웨이퍼라미네이트두께를갖는웨이퍼라미네이트를형성하는단계; (d) 그후 확산공정을수행하는단계로서, 확산공정에의해확산된상호공간 (inter-space) 층 (31) 이형성되고, 상호공간층은제 1 웨이퍼 (10) 의제 1 측의부분및 제 2 웨이퍼 (20) 의제 4 측의부분을포함하고, 변경되지않는도핑농도를갖는제 2 웨이퍼의그 부분이최종디바이스에서드리프트층 (2) 을형성하는, 확산공정을수행하는단계, (e) 그후 제 3 측 (21) 상에제 2 전도타입의적어도하나의층을형성하는단계, 및 (f) 그후 버퍼층 (3) 이형성되도록상호공간층 (31) 내에및 제 2 웨이퍼 (20) 내에제 2 측 (12) 으로부터웨이퍼라미네이트두께를감소시키는단계로서, 버퍼층은드리프트층 (2) 보다높은도핑농도를갖는제 4 측 (22) 의웨이퍼라미네이트의나머지부분을포함하는, 웨이퍼라미네이트두께를감소시키는단계.

2. 发明公开

KR20180054262A 양자점 발광다이오드 및 이를 이용한 발광 표시장치 审中-公开
公开(公告)号：KR20180054262A
公开(公告)日：2018-05-24
申请号：KR20160151989
申请日：2016-11-15
申请人： LG DISPLAY CO LTD
发明人： YOON KYUNG JIN , LEE NA YEON
IPC分类号： H01L51/50 , H01L51/52
CPC分类号： H01L51/502 , B82Y40/00 , H01L29/6609 , H01L33/06
摘要： 본발명은양자점을발광소재로사용하는발광물질층과, 발광물질층으로전하를공급하는적어도하나의전하이동층사이에위치하는계면제어층을포함하는양자점발광다이오드및 이를포함하는양자점발광표시장치에관한것이다. 발광물질층과전하이동층사이에위치하는계면제어층을포함함으로써, 발광물질층과전하이동층사이의계면에너지미스매칭에의한계면결함을해소하여, 균일한모폴로지가확보된양자점으로이루어진발광물질층을형성할수 있다. 또한계면제어층을적용하여발광물질층으로의산소나수분침투를방지할수 있어서발광물질로사용되는양자점이열화되지않는다. 따라서본 발명에따른발광다이오드는낮은전압에서도구동이가능하고발광효율을크게향상시킬수 있다.

3. 发明公开

KR20180036670A 트리거 디바이스를 갖는 보호 디바이스 및 그 형성 방법 审中-公开
标题翻译：具有触发器装置的保护装置及其形成方法
公开(公告)号：KR20180036670A
公开(公告)日：2018-04-09
申请号：KR20180035646
申请日：2018-03-28
IPC分类号： H01L27/02 , H01L27/06 , H01L29/74
CPC分类号： H01L27/067 , H01L27/0262 , H01L29/6609 , H01L29/66371 , H01L29/732 , H01L29/7404 , H01L29/861
摘要： 반도체디바이스는싸이리스터를구비하는수직형보호디바이스및 기판에배치되는수평형트리거엘리먼트를포함한다. 수평형트리거엘리먼트는수직형보호디바이스를트리거하기위한것이다.
摘要翻译：一种半导体器件包括垂直保护器件，该垂直保护器件具有设置在衬底中的晶闸管和侧向触发元件。横向触发元件用于触发垂直保护装置。

4. 发明公开

KR1020160110198A 제어가능 온-상태 전압을 가진 전력 반도체 정류기 有权
标题翻译：功率半导体整流器，具有可控状态电压
公开(公告)号：KR1020160110198A
公开(公告)日：2016-09-21
申请号：KR1020160028447
申请日：2016-03-09
申请人： 에이비비 슈바이쯔 아게
发明人： 미나미사와레나토 , 미하일라안드레이 , 순다라모르티비노트
IPC分类号： H01L29/47 , H01L29/66 , H01L29/43 , H01L29/872
CPC分类号： H01L29/872 , H01L21/02529 , H01L21/02532 , H01L21/046 , H01L21/0475 , H01L21/0485 , H01L21/0495 , H01L21/26513 , H01L21/283 , H01L21/30604 , H01L29/0619 , H01L29/0657 , H01L29/0684 , H01L29/16 , H01L29/1608 , H01L29/417 , H01L29/47 , H01L29/6606 , H01L29/6609 , H01L29/66143 , H01L29/861
摘要： 본발명의목적은낮은온-상태전압과높은차단능력을갖는전력반도체정류기를제공하는것을목적으로한다. 본목적은제 1 도전형을갖는드리프트층 (32); 및상기드리프트층 (32) 과쇼트키콘택을형성하는전극층 (35) 을포함하는전력반도체정류기에의해얻어지며, 상기드리프트층 (32) 은 1·10cm미만의피크순 도핑농도를갖는베이스층 (321), 및적어도상기쇼트키콘택의부분을형성하기위해상기전극층 (35) 과직접콘택하는배리어변조층 (322) 을포함하고, 상기배리어변조층 (322) 의순 도핑농도는 1·10cm과 1·10cm사이의범위에있고, 상기배리어변조층 (322) 은상기전극층 (35) 과상기배리어변조층 (322) 사이의계면에대하여수직인방향으로적어도 1 nm 이고 0.2 ㎛미만의층 두께를갖는다.
摘要翻译：本发明涉及具有可控导通电压的功率半导体整流器。本发明的目的是提供具有低导通电压和高截止能力的功率半导体整流器。为了实现该目的，功率半导体整流器包括：具有第一导电类型的漂移层（32）; 和与漂移层（32）形成肖特基接触的电极层（35）。漂移层（32）包括：具有小于110×16cm -3的峰纯纯度浓度的基底层（321）; 以及与电极层（35）直接接触以形成肖特基接触的一部分的势垒调制层（322）。势垒调制层（322）的纯掺杂浓度在110×16cm 3 -3〜110 ^ 19cm -3 -3的范围内。阻挡层调制层（322）在电极层（35）与势垒调制层（322）的界面的垂直方向上具有从1nm到0.2μm的层厚度。

5. 发明公开

KR1020150082346A 전이 금속 버퍼층을 구비한 나노와이어를 지닌 전자 디바이스, 적어도 하나의 나노와이어 성장 방법, 및 디바이스 제조 방법 审中-实审
标题翻译：包含NANOWIRE（S）的电子设备，提供过渡金属缓冲层，用于生产至少一个纳米级的方法和用于生产设备的方法
公开(公告)号：KR1020150082346A
公开(公告)日：2015-07-15
申请号：KR1020157013761
申请日：2013-10-25
申请人： 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 , 알레디아
发明人： 히요트,베란게레 , 암스타트,베오이트 , 아르만드,마리에-프랑코이제 , 두폰트,플로리안
IPC分类号： H01L29/41 , H01L29/40 , H01L21/02
CPC分类号： H01L29/0676 , B82Y10/00 , B82Y40/00 , B82Y99/00 , C30B25/005 , C30B25/183 , C30B29/16 , C30B29/36 , C30B29/40 , C30B29/406 , C30B29/605 , H01L21/02104 , H01L21/02381 , H01L21/02389 , H01L21/02439 , H01L21/02458 , H01L21/0254 , H01L21/02603 , H01L21/0262 , H01L29/401 , H01L29/413 , H01L29/6609 , H01L33/04 , H01L33/12 , H01L33/16 , H01L33/24 , Y10S977/762 , Y10S977/84 , Y10S977/932
摘要： 발명의전자디바이스는기판(1)과, 적어도하나의반도체나노와이어(2)와, 상기기판(1)과상기나노와이어(2) 사이에삽입되는버퍼층(3)을포함한다. 상기버퍼층(3)은전이금속나이트라이드층(9)에의해적어도부분적으로형성되고, 상기전이금속나이트라이드층으로부터상기나노와이어(2)가연장되며, 상기전이금속나이트라이드는바나듐나이트라이드, 크롬나이트라이드, 지르코늄나이트라이드, 니오븀나이트라이드, 몰리브덴나이트라이드, 하프늄나이트라이드, 또는탄탈륨나이트라이드로부터선택된다.
摘要翻译：电子器件包括衬底（1），介于衬底（1）和所述纳米线（2）之间的至少一个半导体纳米线（2）和缓冲层（3）。缓冲层（3）至少部分地由纳米线（2）延伸的过渡金属氮化物层（9）部分地形成，所述过渡金属氮化物选自：氮化钒，氮化铬，氮化锆，氮化铌，钼氮化物，氮化铪或氮化钽。

6. 发明授权

KR101455531B1 다이오드 및 다이오드 제조 방법 有权
标题翻译：二极管及其制造方法
公开(公告)号：KR101455531B1
公开(公告)日：2014-10-27
申请号：KR1020130071153
申请日：2013-06-20
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 창선-제이 , 송민-샹 , 쳉젠-초우 , 린운-지에 , 첸보-팅
IPC分类号： H01L29/861
CPC分类号： H01L29/0692 , H01L21/2253 , H01L27/0255 , H01L29/6609 , H01L29/66795 , H01L29/785 , H01L29/861 , H01L29/868
摘要： 다이오드는 제1 방향과 평행한 길이 방향을 갖는 복수의 제1 콤보 핀을 포함하며, 상기 복수의 제1 콤보 핀은 제1 도전 타입의 부분을 포함한다. 다이오드는 제1 방향과 평행한 길이 방향을 갖는 복수의 제2 콤보 핀을 추가로 포함하며, 상기 복수의 제2 콤보 핀은 제1 도전 타입과는 반대인 제2 도전 타입의 부분을 포함한다. 격리 영역은 다수의 제1 콤보 핀과 복수의 제2 콤보 핀 사이에 위치된다. 복수의 제1 및 제2 콤보 핀은 다이오드의 캐소드 및 애노드를 형성한다. 다이오드는 제1 방향과 직교하는 제2 방향으로 흐르는 전류를 갖도록 구성되며, 상기 전류는 애노드와 캐소드 사이로 흐른다.

7. 发明授权

KR101412274B1 ＨＥＭＴ 디바이스용 플라즈마 보호 다이오드 有权
标题翻译：一种用于HEMT器件的等离子体保护二极管
公开(公告)号：KR101412274B1
公开(公告)日：2014-06-25
申请号：KR1020120131920
申请日：2012-11-20
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 옹킹유엔 , 휴춘웨이 , 유첸주 , 야오푸웨이 , 유지운레이제리 , 양푸치 , 첸포치
IPC分类号： H01L29/778 , H01L29/861
CPC分类号： H01L27/0255 , H01L21/02381 , H01L21/0254 , H01L21/26513 , H01L21/26546 , H01L21/30612 , H01L21/76877 , H01L21/76898 , H01L21/8252 , H01L21/8258 , H01L23/5226 , H01L27/0605 , H01L29/1075 , H01L29/2003 , H01L29/205 , H01L29/6609 , H01L29/66462 , H01L29/7787 , H01L29/861
摘要： 본 발명개시는 반도체 디바이스를 제공한다. 반도체 디바이스는 실리콘 기판을 포함한다. 제1 Ⅲ-Ⅴ족 화합물층이 실리콘 기판 위에 배치된다. 제2 Ⅲ-Ⅴ족 화합물층이 제1 Ⅲ-Ⅴ족 화합물층 위에 배치된다. 반도체 디바이스는 제1 Ⅲ-Ⅴ족 화합물층 위에 배치되고 부분적으로 제2 Ⅲ-Ⅴ족 화합물층에 있는 트랜지스터를 포함한다. 반도체 디바이스는 실리콘 기판에 배치된 다이오드를 포함한다. 반도체 디바이스는 적어도 제1 Ⅲ-Ⅴ족 화합물층을 관통하여 연장하고 다이오드에 결합된 비아를 포함한다. 비아는 트랜지스터에 전기적으로 결합되거나 또는 트랜지스터에 인접하여 배치된다.
摘要翻译：提供了其上设置III-V化合物层的硅衬底。通过离子注入工艺在硅衬底中形成二极管。二极管形成在硅衬底和III-V化合物层之间的界面附近。通过III-V化合物层蚀刻开口以暴露二极管。开口填充有导电材料。由此，形成与二极管耦合的通孔。至少部分地在III-V化合物层中形成高电子迁移率晶体管（HEMT）器件。

8. 发明公开

KR1020110096323A 정전류 다이오드 소자 및 그 제조방법 有权
标题翻译：恒流二极管元件及其制造方法
公开(公告)号：KR1020110096323A
公开(公告)日：2011-08-30
申请号：KR1020100015707
申请日：2010-02-22
申请人： (주) 텔트론
发明人： 이재진 , 김진형
IPC分类号： H01L29/861
CPC分类号： H01L29/6609 , H01L21/822 , H01L29/861
摘要： PURPOSE: A constant-current diode element and a manufacturing method thereof are provided to simplify a process by forming a gate region using a silicon etching process. CONSTITUTION: A scribe line region is defined on an epi layer(120) and the scribe line region is etched in the depth of the epi layer thickness. A gate region is formed by injecting the impurity of the same shape as a substrate in a part of the region of the epi layer. A source/drain region is formed on a part of the region of the epi layer by injecting the impurity of the same shape as the epi layer. A contact area is formed by dispersing impurities and coating an insulating layer in order to electrically isolate the impurity region. A metal layer(190) short-circuiting the source/drain region, the scribe line area and the gate region is formed. The insulating layer(200) is coated on the upper end of the metal layer and the insulating layer is formed in the pad area.
摘要翻译：目的：提供恒流二极管元件及其制造方法，以通过使用硅蚀刻工艺形成栅极区域来简化工艺。构成：在外延层（120）上限定划线区域，并且在外延层厚度的深度刻蚀刻划线区域。通过在外延层的区域的一部分中注入与基板相同形状的杂质来形成栅极区域。通过注入与外延层相同形状的杂质，在外延层的一部分区域上形成源/漏区。通过分散杂质并涂覆绝缘层形成接触区域，以使杂质区域电隔离。形成使源极/漏极区域，划线区域和栅极区域短路的金属层（190）。绝缘层（200）涂覆在金属层的上端，绝缘层形成在焊盘区域中。

9. 发明公开

KR1020100133020A 메모리 디바이스, 메모리 디바이스 구조물, 구조물, 메모리 디바이스 형성법, 전류 전도 장치 및 메모리 셀 프로그램 방법 有权
标题翻译：存储器件，存储器件结构，构造，存储器件形成方法，电流导体器件和存储器单元编程方法
公开(公告)号：KR1020100133020A
公开(公告)日：2010-12-20
申请号：KR1020107026077
申请日：2009-04-30
申请人： 마이크론 테크놀로지, 인크.
发明人： 물리,찬드라
IPC分类号： G11C11/36 , G11C7/12 , G11C8/08 , G11C5/14
CPC分类号： H01L27/2418 , G11C5/02 , G11C11/34 , G11C11/39 , G11C11/4026 , G11C11/5664 , G11C11/5678 , G11C11/5685 , G11C13/0002 , G11C13/0004 , G11C13/0007 , G11C13/0014 , G11C13/0016 , G11C13/003 , G11C2013/009 , G11C2213/72 , G11C2213/74 , G11C2213/76 , G11C2216/08 , H01L29/6609 , H01L45/00 , H01L45/141 , H01L45/145 , H01L45/16
摘要： 일부 실시예는 메모리 디바이스를 포함하며, 상기 메모리 디바이스는 워드라인과, 비트라인과, 셋 이상의 서로 다른 저항 상태 중 하나로 선택적으로 설정 가능한 메모리 요소와, 상기 워드라인과 비트라인 양단에 인가되는 전압에 반응하여 워드라인에서 메모리 요소를 통과해 비트라인으로 전류가 흐르게 하도록, 그리고 전압이 증가되거나 감소될 때 전류를 감소시키도록 설정되는 다이오드를 포함한다. 일부 실시예는 메모리 디바이스를 포함하며, 상기 메모리 디바이스는 워드라인과, 비트라인과, 둘 이상의 서로 다른 저항 상태 중 하나로 선택적으로 설정 가능한 메모리 요소와, 제 1 전압에 반응하여 비트라인에서 워드라인으로 제 1 전류가 흐르지 못하게 하도록 설정된 제 1 다이오드와, 제 2 전압에 반응하여, 워드라인에서 비트라인으로 제 2 전류가 흐르게 하도록 설정된 제 2 다이오드를 포함한다.
摘要翻译：一些实施例包括具有字线，位线，可选择性地以三种或更多种不同电阻状态中的一种状态配置的存储器元件的存储器件，以及被配置为允许电流从字线通过存储器元件流过到位线的二极管，电压施加在字线和位线之间，并且如果电压增加或减小则降低电流。一些实施例包括具有字线，位线，可选择性地以两种或多种不同电阻状态之一配置的存储器元件的存储器件，被配置为阻止第一电流响应于第一电压从位线流向字线的第一二极管，以及第二二极管，包括电介质材料，并被配置为响应于第二电压允许第二电流从字线流到位线。

10. 发明公开

KR1020080106951A 분리 다이오드 소자를 갖는 ＥＳＤ 보호 회로 및 방법 无效
标题翻译：具有隔离二极管元件的ESD保护电路及其方法
公开(公告)号：KR1020080106951A
公开(公告)日：2008-12-09
申请号：KR1020087023821
申请日：2007-03-29
申请人： 엔엑스피 유에스에이, 인코포레이티드
发明人： 버디욱스,데이비드,씨. , 라미,다니엘,제이.
IPC分类号： H01L27/04
CPC分类号： H01L27/0255 , H01L29/0692 , H01L29/16 , H01L29/6609 , H01L29/861
摘要： An ESD protection circuit (20) includes an ESD device (24) and an isolation diode element (30). The ESD device includes a drain-source junction isolated ESD transistor (26,28). The isolation diode element is coupled in series with the ESD device and configured for providing ESD protection to a transistor device (22) needing ESD protection. Responsive to-Vgs conditions on a gate of the protected transistor device, the series coupled isolation diode element prevents a forward biasing of the drain-source junction of the ESD transistor prior to a breakdown condition of the isolation diode element. In addition, responsive to an ESD event sufficient to cause damage to the protected transistor device, the series coupled isolation diode element permits an occurrence of the breakdown condition. Furthermore, the ESD protection circuit can operate in both (i) a polarity of normal operation of the protected device and (ii) an opposite polarity other than in normal operation of the protected device. ® KIPO & WIPO 2009
摘要翻译： ESD保护电路（20）包括ESD器件（24）和隔离二极管元件（30）。 ESD器件包括漏 - 源结隔离ESD晶体管（26,28）。隔离二极管元件与ESD器件串联耦合，并被配置为向需要ESD保护的晶体管器件（22）提供ESD保护。串联耦合隔离二极管元件在保护晶体管器件的栅极上的响应于Vgs条件下，在隔离二极管元件的击穿状态之前防止ESD晶体管的漏极 - 源极结的正向偏置。此外，响应于足以导致对受保护的晶体管器件造成损害的ESD事件，串联耦合隔离二极管元件允许发生故障状态。此外，ESD保护电路可以在（i）受保护器件的正常工作的极性和（ii）除了受保护器件的正常操作之外的相反极性的情况下工作。 ®KIPO＆WIPO 2009

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式