专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101764468B1 쇼트키 다이오드 및 그 제조 방법 有权
标题翻译：肖特基二极管及其制造方法
公开(公告)号：KR101764468B1
公开(公告)日：2017-08-02
申请号：KR1020140090126
申请日：2014-07-17
申请人： 주식회사 디비하이텍
发明人： 김용성
IPC分类号： H01L29/872 , H01L21/24 , H01L21/338
CPC分类号： H01L29/0619 , H01L29/47 , H01L29/66143 , H01L29/872
摘要： 쇼트키다이오드와그 제조방법이개시된다. 상기쇼트키다이오드는, 기판의표면부위에형성된제1 도전형을갖는드리프트영역과, 상기기판상에형성되며상기드리프트영역을노출시키는개구를갖는절연막과, 상기개구에의해노출된상기드리프트영역상에형성된티타늄실리사이드막을포함한다.
摘要翻译：公开了一种肖特基二极管及其制造方法。肖特基二极管包括：在衬底的表面部分上形成的具有第一导电类型的漂移区，在衬底上形成的具有暴露漂移区的开口的绝缘膜以及漂移区并在硅化钛膜上形成硅化钛膜。

2. 发明授权

KR101712038B1 트렌치-쉴드된 반도체 장치들 및 쇼트키 장벽 정류기 장치들을 개선하는 구조체들 및 방법들 有权
标题翻译： - 用于改善沟槽屏蔽半导体器件和肖特基势垒整流器件的结构和方法
公开(公告)号：KR101712038B1
公开(公告)日：2017-03-13
申请号：KR1020117021368
申请日：2010-02-02
申请人： 페어차일드 세미컨덕터 코포레이션
发明人： 그렙스토마스이. , 라인하이머마크 , 예디낙조세프 , 프로브스트딘이. , 돌니개리 , 벤자민존
IPC分类号： H01L29/872 , H01L29/78 , H01L21/336
CPC分类号： H01L29/872 , H01L23/544 , H01L29/0657 , H01L29/66143 , H01L29/7811 , H01L29/8725 , H01L2223/54426 , H01L2223/54453 , H01L2924/0002 , H01L2924/00
摘要： 트렌치-쉴드된전력반도체장치들등의성능을개선하는다양한구조체들과방법들이개시된다.
摘要翻译：描述了用于改善沟槽屏蔽功率半导体器件等的性能的各种结构和方法。示例性器件包括具有表面的半导体区域，半导体区域的第一区域，设置在半导体区域中并围绕第一区域的第一导电类型的阱区域以及在半导体区域中延伸的多个沟槽。每个沟槽具有设置在阱区的第一部分中的第一端，设置在阱区的第二部分中的第二端和在第一和第二端之间的中间部分，并且设置在第一区域中。每个沟槽还具有排列有电介质层的相对侧壁，以及设置在电介质层的至少一部分上的导电电极。

3. 发明授权

KR101668215B1 제어가능 온-상태 전압을 가진 전력 반도체 정류기 有权
标题翻译： - 具有可控状态电压的功率半导体整流器
公开(公告)号：KR101668215B1
公开(公告)日：2016-10-20
申请号：KR1020160028447
申请日：2016-03-09
申请人： 에이비비 슈바이쯔 아게
发明人： 미나미사와레나토 , 미하일라안드레이 , 순다라모르티비노트
IPC分类号： H01L29/47 , H01L29/66 , H01L29/43 , H01L29/872
CPC分类号： H01L29/872 , H01L21/02529 , H01L21/02532 , H01L21/046 , H01L21/0475 , H01L21/0485 , H01L21/0495 , H01L21/26513 , H01L21/283 , H01L21/30604 , H01L29/0619 , H01L29/0657 , H01L29/0684 , H01L29/16 , H01L29/1608 , H01L29/417 , H01L29/47 , H01L29/6606 , H01L29/6609 , H01L29/66143 , H01L29/861
摘要： 본발명의목적은낮은온-상태전압과높은차단능력을갖는전력반도체정류기를제공하는것을목적으로한다. 본목적은제 1 도전형을갖는드리프트층 (32); 및상기드리프트층 (32) 과쇼트키콘택을형성하는전극층 (35) 을포함하는전력반도체정류기에의해얻어지며, 상기드리프트층 (32) 은 1×10cm미만의피크순 도핑농도를갖는베이스층 (321), 및적어도상기쇼트키콘택의부분을형성하기위해상기전극층 (35) 과직접콘택하는배리어변조층 (322) 을포함하고, 상기배리어변조층 (322) 의순 도핑농도는 1×10cm과 1×10cm사이의범위에있고, 상기배리어변조층 (322) 은상기전극층 (35) 과상기배리어변조층 (322) 사이의계면에대하여수직인방향으로적어도 1 nm 이고 0.2 ㎛미만의층 두께를갖는다.

4. 发明公开

KR1020160105893A 고전압 애플리케이션을 위한 다중 필드-완화 트렌치를 구비한 종단 구조체를 갖는 트렌치 MOS 디바이스 审中-实审
标题翻译：具有用于高电压应用的多个场松弛电流的终止结构的TRENCH MOS器件
公开(公告)号：KR1020160105893A
公开(公告)日：2016-09-07
申请号：KR1020167021475
申请日：2014-11-10
申请人： 비샤이 제너럴 세미컨덕터 엘엘씨
发明人： 린,이-유 , 창,춘-추에 , 쿵,푸,주
IPC分类号： H01L29/06 , H01L29/40 , H01L29/66 , H01L29/872
CPC分类号： H01L29/0634 , H01L29/0661 , H01L29/407 , H01L29/66143 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7811 , H01L29/7813 , H01L29/8725 , H01L29/4236 , H01L29/6656
摘要： 반도체디바이스용종단구조체는활성영역및 종단영역을갖는반도체기판을포함한다. 둘이상의트렌치셀은종단영역내에위치하고반도체기판의에지를향해활성영역의경계로부터연장된다. 종단트렌치는활성영역으로부터멀리떨어진트렌치셀들의측면상의종단영역내에형성된다. 도전성스페이서는트렌치셀들에가장가까운종단트렌치의측벽에인접하여위치한다. 제1 산화물층은종단트렌치내에형성되고도전성스페이서의측벽과접촉한다. 제1 도전성층은반도체기판의이면측표면상에형성된다. 제2 도전성층은활성영역및 종단영역위에형성된다.

5. 发明公开

KR1020160013218A 반도체 소자 및 그 제조 방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020160013218A
公开(公告)日：2016-02-03
申请号：KR1020157037194
申请日：2014-01-06
申请人： 엔크리스 세미컨덕터, 아이엔씨.
发明人： 청,카이
IPC分类号： H01L29/43 , H01L29/49 , H01L21/28 , H01L29/78 , H01L29/66 , H01L29/778 , H01L21/205
CPC分类号： H01L29/402 , H01L21/283 , H01L21/31 , H01L21/31116 , H01L21/32139 , H01L21/76804 , H01L29/2003 , H01L29/401 , H01L29/41 , H01L29/417 , H01L29/41725 , H01L29/42352 , H01L29/42356 , H01L29/66136 , H01L29/66143 , H01L29/66462 , H01L29/66681 , H01L29/7787 , H01L29/7823 , H01L29/8611 , H01L29/868 , H01L29/872
摘要： 본발명은반도체소자및 그제조방법을제공한다. 해당반도체소자에는반도체소자활성영역(1), 전극형상제어층(2), 전극(5)이포함된다.상기전극형상제어층(2)은상기반도체소자활성영역(1) 상에위치하며, 상기전극형상제어층(2)에는알루미늄원소가함유되고알루미늄원소의함량이반도체소자활성영역(1)에서시작하여아래로부터위로점차줄어들고, 전극형상제어층상(2)에전극영역이형성되고전극영역에반도체소자활성영역(1)을향해연장되어종방향으로상기전극형상제어층(2)을관통하는홈이형성되고, 상기홈의측면의전부또는일부가직선경사면또는양측을향해오목하게파여진호형경사면, 또는중앙을향해돌출된호형경사면이며, 상기전극(5)의전부또는일부가전극영역의홈 내에위치하며, 전극(5)의형상과홈의형상이대응되게형성되고, 전극(5)의밑부분이반도체소자활성영역(1)과상호접촉된다. 전극(5)의형상에대한제어를통해전극(5) 근처의전기장세기의분포를변화시켜반도체소자의항복전압및 신뢰성등 성능을향상시킨다.
摘要翻译：公开了一种半导体器件及其制造方法。该半导体器件包括：半导体器件有源区（1）; 设置在半导体器件有源区域（1）上的电极形状控制层（2），含有铝的电极形状控制层（2），从半导体器件活性区域向下向上减少铝的含量（ 1），设置在电极形状控制层（2）上的电极区域，朝向半导体器件有源区域（1）延伸并纵向穿过电极形状控制层（2）的槽布置在电极区域中的所有或者所述槽的侧面的一部分具有直线斜面，从所述槽的中心线突出的凹形斜面和朝向所述槽的中心线突出的凸形斜面之一的形状; 以及电极（5），其全部或部分设置在所述电极区域的所述槽中，所述电极（5）具有与所述槽的形状匹配的形状，所述电极（5）的底部与所述半导体器件活动区域（1）。通过控制电极（5）的形状，改变电极（5）附近的电场强度，提高了击穿电压和可靠性等半导体器件的性能。

6. 发明公开

KR1020150026531A 반도체 장치 그 제조 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020150026531A
公开(公告)日：2015-03-11
申请号：KR1020130105513
申请日：2013-09-03
申请人： 삼성전자주식회사
发明人： 김현주 , 장재준 , 장훈 , 김재호 , 조규헌
IPC分类号： H01L29/872
CPC分类号： H01L29/872 , H01L29/0619 , H01L29/0623 , H01L29/36 , H01L29/66143
摘要： 반도체 장치 및 그 제조 방법이 제공된다. 반도체 장치는, 제1 도전형의 에피층(epitaxial layer), 에피층 상에 서로 분리되어 배치된 애노드(anode) 전극 및 캐소드(cathod) 전극, 에피층 내에 형성된 제1 도전형의 제1 드리프트층(dirft layer), 에피층 내에 형성된 제1 도전형과 다른 제2 도전형의 불순물 영역, 및 애노드 전극과 제1 드리프트층이 접촉하여 정의되는 쇼트키 컨택 영역 하부에 형성된 아일랜드(island) 불순물 영역을 포함한다.
摘要翻译：提供一种半导体器件及其制造方法。半导体器件包括在外延层上彼此分离的第一导电性外延层，阳极电极和阴极电极，在外延层中形成的第一导电体的第一漂移层，第二导电层的杂质区域电导率不同于第一导电性的岛状杂质区域和形成在由阳极电极和第一漂移层的接触限定的肖特基接触区域的下部的岛状杂质区域。

7. 发明公开

KR1020150014641A 질화갈륨계 다이오드 및 그 제조 방법 审中-实审
标题翻译：基于氮化镓的场效应晶体管及其制造方法
公开(公告)号：KR1020150014641A
公开(公告)日：2015-02-09
申请号：KR1020130090052
申请日：2013-07-30
申请人： 서울반도체 주식회사
发明人： 타케야모토노부 , 이강녕
IPC分类号： H01L29/872
CPC分类号： H01L29/872 , H01L21/0242 , H01L21/0254 , H01L21/02609 , H01L21/02647 , H01L29/045 , H01L29/0619 , H01L29/0649 , H01L29/2003 , H01L29/32 , H01L29/475 , H01L29/66143 , H01L29/66212
摘要： 본 발명의 질화갈륨계 다이오드는, 진성 질화갈륨계 반도체층; 상기 진성 질화갈륨계 반도체층과 접합된 제1 도전형의 질화갈륨계 반도체층; 상기 진성 질화갈륨계 반도체층의 제1 도전형의 질화갈륨계 반도체층과의 접합면 반대면에 위치하는 금속 재질의 제1 전극; 상기 제1 도전형의 질화갈륨계 반도체층의 상기 진성 질화갈륨계 반도체층과의 접합면 반대면에 위치하는 제2 전극; 및 상기 제1 전극의 테두리와 접하는 상기 진성 질화갈륨계 반도체층의 일부 영역에 형성된 제2 도전형 내압층을 포함할 수 있다.
摘要翻译：本发明的氮化镓基二极管可以包括本征氮化镓基半导体层; 本征氮化镓基半导体层的第一导电型氮化镓基半导体层; 位于与本征氮化镓基半导体层的第一导电型氮化镓基半导体层的接合侧相反的一侧的金属材料的第一电极; 位于与第一导电型氮化镓基半导体层的本征氮化镓基半导体层的接合侧相反的一侧的第二电极; 和第二导电型耐压层。

8. 发明公开

KR1020140145588A 반도체 디바이스의 제조 방법 审中-实审
公开(公告)号：KR1020140145588A
公开(公告)日：2014-12-23
申请号：KR1020147028270
申请日：2013-03-14
申请人： 후지 덴키 가부시키가이샤
发明人： 이마이,후미카즈
IPC分类号： H01L21/329 , H01L29/47 , H01L29/861 , H01L29/868 , H01L29/872 , H01L29/16
CPC分类号： H01L29/66143 , H01L21/0495 , H01L21/28518 , H01L21/28537 , H01L21/2855 , H01L29/0619 , H01L29/1608 , H01L29/45 , H01L29/47 , H01L29/6606 , H01L29/872
摘要： SiC 기판(11)의 표면에, 티탄, 텅스텐, 몰리브덴, 크롬 중 어느 하나의 금속을 포함하는 층을 형성하고, 가열함으로써, SiC 기판(11) 상에 쇼트키 전극(16)을 형성한다. 알루미늄 또는 규소를 포함하는 알루미늄에 의해, 쇼트키 전극(16)의 표면에 표면 전극(17)을 형성한다. 표면 전극(17)의 형성시에는, 100℃ 이상 500℃ 이하로 가열함으로써, 표면 전극(17)은 쇼트키 전극(16)의 요철에 대한 피복이 양호해지고, 또한, 표면 전극(17)이 자동 와이어 본딩 장치의 화상 인식에 적합한 반사율이 된다. 이와 같이 하여, 쇼트키 컨택트의 요철에 대한 피복성이 양호하고, 위치 결정 등의 화상 인식에 최적인 반사율을 가지는 표면 전극을 형성할 수 있다.

9. 发明授权

KR101450263B1 쇼트키 다이오드 및 그 제조방법 有权
标题翻译：肖特基二极体及其制备方法
公开(公告)号：KR101450263B1
公开(公告)日：2014-10-22
申请号：KR1020130083116
申请日：2013-07-15
申请人： 전북대학교산학협력단
发明人： 김성준 , 김현수
IPC分类号： H01L29/872
CPC分类号： H01L29/872 , H01L29/47 , H01L29/66143
摘要： The present invention provides a Schottky diode and a manufacturing method thereof, capable of obtaining an improved property of low leakage current by including a Schottky electrode with a multilayer structure by successively laminating an adhesive layer; a Schottky metal layer including metal with a work function over 5.95 eV; and a cap layer on a semiconductor substrate.
摘要翻译：本发明提供一种肖特基二极管及其制造方法，其能够通过依次层叠粘合剂层而包含具有多层结构的肖特基电极，从而获得低泄漏电流的性能; 肖特基金属层包括功能超过5.95 eV的金属; 以及半导体衬底上的覆盖层。

10. 发明公开

KR1020140079055A 쇼트키 배리어 다이오드 및 그 제조 방법 有权
标题翻译：肖特彼勒二极管及其制造方法
公开(公告)号：KR1020140079055A
公开(公告)日：2014-06-26
申请号：KR1020120148601
申请日：2012-12-18
申请人： 현대자동차주식회사
发明人： 천대환 , 이종석 , 홍경국 , 정영균
IPC分类号： H01L29/872 , H01L21/329
CPC分类号： H01L29/872 , H01L29/1608 , H01L29/66143 , H01L29/8611
摘要： A schottky barrier diode according to an embodiment of the present invention includes: an n-type epilayer which is arranged on a first surface of an n+ type silicon carbide substrate; multiple n type pillar regions which are arranged in the n-type epilayer and are arranged on a first part of the first surface of the n+ type silicon carbide substrate; multiple p+ regions in which the n- type epilayer is arranged on the surface, and which are separated from the n type pillar regions; a schottky electrode which is arranged on the n-type epilayer and the p+ regions; and an ohmic electrode which is arranged on a second surface of the n+ type silicon carbide substrate. The doping concentration of the n type pillar regions is greater than the doping concentration of the n- type epilayer.
摘要翻译：根据本发明实施例的肖特基势垒二极管包括：n型外延层，其布置在n +型碳化硅衬底的第一表面上; 布置在n型外延层中并布置在n +型碳化硅衬底的第一表面的第一部分上的多个n型柱状区域; 多个p +区，其中n型外延层布置在表面上，并且与n型柱区分离; 布置在n型外延层和p +区域上的肖特基电极; 以及设置在n +型碳化硅衬底的第二表面上的欧姆电极。 n型柱区域的掺杂浓度大于n型外延层的掺杂浓度。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式