专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2019136978A1 一种提高闪存可利用率的方法审中-公开
公开(公告)号：WO2019136978A1
公开(公告)日：2019-07-18
申请号：PCT/CN2018/099757
申请日：2018-08-09
申请人：江苏华存电子科技有限公司
发明人：蔡定国 , 李庭育 , 许豪江 , 黄中柱
IPC分类号： H01L21/66
CPC分类号： H01L22/14 , H01L22/20
摘要：本发明公开了一种提高闪存可利用率的方法，首先判断闪存各逻辑单元的辨识号,看是否都存在,接着对闪存所有空间写入测试资料,下一步进行资料的对比,再来分析前面测试的结果,如果所有逻辑单元都正常,则直接进入生产状态,如果有逻辑单元不能使用,则利用硬件将闪存逻辑单元重新定址后,挑能符合规则的逻辑单元数量进行生产，本发明可以达到提高闪存的利用率,减少客户的损失的目的。

2. 发明申请

WO2018208586A1 WAFER LEVEL BURN-IN SYSTEM 审中-公开
公开(公告)号：WO2018208586A1
公开(公告)日：2018-11-15
申请号：PCT/US2018/031020
申请日：2018-05-04
申请人： DELTA V INSTRUMENTS, INC.
发明人： STOREY, Robert, W. , CALDWELL, William, Robert , WILSON, Clint, D. , PRINCE, Glenn, Lee , COLLINS, Stephen, Kyle , WALKER, Michael, S. , CAGE, Kerry, F.
IPC分类号： G01R31/26 , G01R31/28 , H01L21/66 , H01L21/68 , H01L21/687
CPC分类号： G01R31/2642 , G01R31/2862 , G01R31/2875 , H01L22/14
摘要： A system for simultaneously burning in, testing and curing all the die on an uncut semiconductor wafer; for establishing electrical connectivity in one-to-one correspondence between each die and a specific current amplifier, for monitoring, displaying, evaluating and recording test parameters in relation to preset parametric limits during a requisite test period; and for shutting down any individual die that exceeds the preset parametric limits. Methods of use and subsystems for raising and lowering a semiconductor wafer in relation to a pin chuck and for controlling wafer temperature by circulating a liquid heat exchange medium through platen assemblies disposed above and below the wafer are also disclosed.

3. 发明申请

WO2017200770A1 PREDICTIVE SYSTEM FOR INDUSTRIAL INTERNET OF THINGS 审中-公开
标题翻译：事物的工业互联网预测系统
公开(公告)号：WO2017200770A1
公开(公告)日：2017-11-23
申请号：PCT/US2017/031245
申请日：2017-05-05
申请人： INTEL CORPORATION
发明人： SINDIA, Suraj , AGARWAL, Shruti , YELTEN, Mustafa Berke , TICE, Christopher L. , JANCZAK, Teresa Krystyna , JOHNSON, Scott C.
IPC分类号： H01L21/66 , G06N3/08
CPC分类号： G06N7/005 , G01R31/2894 , G06N3/02 , G06N3/08 , G06Q10/063 , H01L22/14 , H01L22/20
摘要： Systems, apparatuses, and methods for enabling sensor discovery in autonomous devices herein. An example device to perform system-level verification predictions includes a neural network circuit including a neural network. During a first phase, the neural network circuit to train the neural network using respective assembly-level test data and the system-level verification test data associated with each of a first plurality of semiconductor dice. The first plurality of semiconductor dice is produced from a plurality of training wafers. During a second phase, the neural network circuit to determine, using the neural network, a system-level pass/fail decision for each of second plurality of semiconductor dice based on respective assembly-level test data associated with each of the second plurality of semiconductor dice. The second plurality of semiconductor dice is produced from a plurality of production wafers.
摘要翻译：本文中用于在自主设备中启用传感器发现的系统，设备和方法。执行系统级验证预测的示例设备包括包含神经网络的神经网络电路。在第一阶段期间，神经网络电路使用各自的组装级测试数据和与第一多个半导体管芯中的每一个相关联的系统级验证测试数据来训练神经网络。第一组多个半导体管芯由多个训练晶圆制成。在第二阶段期间，神经网络电路使用神经网络基于与第二多个半导体中的每一个相关联的相应组件级测试数据来确定用于第二多个半导体管芯中的每一个的系统级通过/ 骰子。第二多个半导体管芯由多个生产晶圆制成。

4. 发明申请

WO2017189582A1 METHODS AND SYSTEMS FOR MATERIAL PROPERTY PROFILING OF THIN FILMS 审中-公开
标题翻译：用于薄膜材料特性分析的方法和系统
公开(公告)号：WO2017189582A1
公开(公告)日：2017-11-02
申请号：PCT/US2017/029424
申请日：2017-04-25
申请人： ACTIVE LAYER PARAMETRICS, INC.
发明人： BASOL, Bulent, M. , JOSHI, Abhijeet , ASHJAEE, Jalal
IPC分类号： H01L21/66
CPC分类号： H01L22/26 , G01R31/2648 , G01R31/2831 , H01J37/321 , H01J37/3244 , H01J37/32963 , H01J2237/24564 , H01J2237/3341 , H01L21/3065 , H01L21/67069 , H01L21/67253 , H01L22/12 , H01L22/14 , H01L22/20
摘要： Methods, tools and systems for full characterization of thin and ultra-thin layers employed in advanced semiconductor device structures are disclosed.
摘要翻译：披露了用于先进半导体器件结构中所采用的薄和超薄层的全面表征的方法，工具和系统。

5. 发明申请

WO2017136305A1 SYSTEMS AND METHODS FOR MANUFACTURING ELECTRONIC DEVICES 审中-公开
标题翻译：用于制造电子器件的系统和方法
公开(公告)号：WO2017136305A1
公开(公告)日：2017-08-10
申请号：PCT/US2017/015728
申请日：2017-01-31
申请人： OCTAVO SYSTEMS LLC
发明人： SHERIDAN, Gregory Michael , FRANTZ, Gene Alan , MURTUZA, Masood , PANCHAVATI, Shankar Jayaraman
IPC分类号： H01L21/67 , H01L21/66
CPC分类号： H01L25/50 , G05B19/4188 , G05B2219/45031 , H01L22/14 , H01L22/20 , H01L23/544 , H01L25/0655 , H01L2223/54433 , H01L2223/5444 , H01L2223/54486
摘要： Systems and processes for flexible and/or low volume product manufacture, including cost effective ways to manufacture low volume system level devices. In one aspect, this disclosure enables the manufacture of a plurality of System in Package (SiP) devices. In one aspect, the devices include one or more of an optical and electrical identifier, corresponding to substrates and/or product designs. The identifiers can be used in the assembly of the devices.
摘要翻译：用于灵活和/或小批量产品制造的系统和过程，包括制造低容量系统级设备的具有成本效益的方法。在一个方面，本公开使得能够制造多个系统级封装（SiP）器件。在一个方面，设备包括对应于衬底和/或产品设计的光学和电气标识符中的一个或多个。这些标识符可以在设备的组装中使用。

6. 发明申请

WO2016140767A1 THROUGH-SILICON VIA (TSV) CRACK SENSORS FOR DETECTING TSV CRACKS IN THREE-DIMENSIONAL (3D) INTEGRATED CIRCUITS (ICs) (3DICs), AND RELATED METHODS AND SYSTEMS 审中-公开
标题翻译：用于检测三维（3D）集成电路（IC）（3DIC）中的TSV裂纹的穿透硅（TSV）裂纹传感器及相关方法和系统
公开(公告)号：WO2016140767A1
公开(公告)日：2016-09-09
申请号：PCT/US2016/016698
申请日：2016-02-05
申请人： QUALCOMM INCORPORATED
发明人： LIM, Sung; Kyu , RADOJCIC, Ratibor , DU, Yang
IPC分类号： G01R31/28 , H01L21/66 , H01L23/498 , G01R31/3185
CPC分类号： G01R31/2851 , G01R19/16533 , G01R31/2853 , G01R31/318513 , H01L22/14 , H01L22/34 , H01L23/481 , H01L23/585 , H01L23/647 , H01L27/0688
摘要： Through-silicon via (TSV) crack sensors for detecting TSV cracks in three-dimensional (3D) integrated circuits (ICs) (3DICs), and related methods and systems are disclosed. In one aspect, a TSV crack sensor circuit is provided in which doped rings for a plurality of TSVs are interconnected in parallel such that all interconnected TSV doped rings may be tested at the same time by providing a single current into the contacts of the interconnected doped rings. In another aspect, a TSV crack sensor circuit is provided including one or more redundant TSVs. Each doped ring for a corresponding TSV is tested independently, and a defective TSV may be replaced with a spare TSV whose doped ring is not detected to be cracked. This circuit allows for correction of a compromised 3DIC by replacing possibly compromised TSVs with spare TSVs.
摘要翻译：公开了用于检测三维（3D）集成电路（IC）（3DIC）中的TSV裂纹的穿通硅通孔（TSV）裂纹传感器以及相关方法和系统。在一个方面，提供一种TSV裂纹传感器电路，其中用于多个TSV的掺杂环并联互连，使得所有互连的TSV掺杂环可以同时测试，通过向互连的掺杂的触点提供单个电流戒指。另一方面，提供包括一个或多个冗余TSV的TSV裂纹传感器电路。用于对应的TSV的每个掺杂环被独立地测试，并且可以用未检测到其掺杂环被破裂的备用TSV来替换有缺陷的TSV。该电路允许通过用备用TSV替换可能受损的TSV来校正受损的3DIC。

7. 发明申请

WO2016138816A1 阵列基板及其制作方法以及相应的数据线合格性测试方法和装置审中-公开
公开(公告)号：WO2016138816A1
公开(公告)日：2016-09-09
申请号：PCT/CN2016/073849
申请日：2016-02-16
申请人：京东方科技集团股份有限公司 , 鄂尔多斯市源盛光电有限责任公司
发明人：张博
IPC分类号： H01L21/66 , H01L21/82 , H01L27/02
CPC分类号： G09G3/006 , G01R31/021 , H01L22/14 , H01L27/124 , H01L27/1262
摘要：一种阵列基板及其制作方法以及相应的数据线合格性测试方法和装置，其中，阵列基板制作方法包括：形成环绕像素区域的连续且完整的环形公共电极图形（1）；数据线合格性测试方法包括：根据第一预设数据电压点亮距离数据驱动电路最近的第一像素，并根据第二预设数据电压点亮距离数据驱动电路最远的第二像素；第一像素和第二像素对应连接同一条被测数据线；获取第一像素的亮度和第二像素的亮度；判断第一像素的亮度与第二像素的亮度的实际亮度差是否大于预设亮度差；并在实际亮度差大于预设亮度差时，判定被测数据线不符合要求。

8. 发明申请

WO2016138086A1 BIPOLAR WAFER CHARGE MONITOR SYSTEM AND ION IMPLANTATION SYSTEM COMPRISING SAME 审中-公开
标题翻译：双极波浪充电监测系统和包含相同的离子植入系统
公开(公告)号：WO2016138086A1
公开(公告)日：2016-09-01
申请号：PCT/US2016/019281
申请日：2016-02-24
申请人： AXCELIS TECHNOLOGIES, INC.
发明人： FARLEY, Marvin , SAKASE, Takao , FOLEY, Joseph
IPC分类号： H01J37/304 , H01J37/317 , H01J37/32
CPC分类号： H01J37/304 , H01J37/3171 , H01J37/32412 , H01J2237/0041 , H01J2237/0203 , H01J2237/24507 , H01J2237/304 , H01J2237/31701 , H01L22/14
摘要： Charge monitor apparatus and methods are provided for determining a cumulative charge experienced by a workpiece during ion implantation. In one aspect, a charge monitor having a Langmuir probe 126 is provided, wherein a positive and negative charge rectifier 136,138 are operably coupled to the probe and configured to pass only a positive and negative charges therethrough, respectively; a positive current integrator 140 is operably coupled to the positive charge rectifier 136, wherein the positive current integrator is biased via a positive threshold voltage 142, and wherein the positive current integrator is configured to output a positive dosage 144 based, at least in part, on the positive threshold voyage; a negative current integrator 150 is operably coupled to the negative charge rectifier 138, wherein the negative current integrator is biased via a negative threshold voltage 152, and wherein the negative current integrator is configured to output a negative dosage 154 based, at least in part, on the negative threshold voltage; a positive charge counter 146 and a negative charge counter 156 are configured to respectively receive the output from the positive current integrator and negative current integrator in order to provide a respective cumulative positive charge value 148 and cumulative negative charge value 158 associated with the respective positive charge and negative charge.
摘要翻译：提供充电监测装置和方法，用于确定在离子注入期间由工件经历的累积电荷。在一个方面，提供了具有朗缪尔探针126的电荷监测器，其中正和负电荷整流器136,138可操作地耦合到探针并且被配置为分别仅通过正和负电荷; 正电流积分器140可操作地耦合到正电荷整流器136，其中正电流积分器经由正阈值电压142被偏置，并且其中正电流积分器被配置为输出正剂量144，至少部分地，在积极的航程上; 负电流积分器150可操作地耦合到负电荷整流器138，其中负电流积分器经由负阈值电压152被偏置，并且其中负电流积分器被配置为输出负剂量154，至少部分地，对负阈值电压; 正电荷计数器146和负电荷计数器156被配置为分别接收来自正电流积分器和负电流积分器的输出，以便提供与相应的正电荷相关联的相应的累积正电荷值148和累积负电荷值158 和负电荷。

9. 发明申请

WO2016116889A1 SELECTIVE MICRO DEVICE TRANSFER TO RECEIVER SUBSTRATE 审中-公开
标题翻译：选择性的微器件转移到接收器基板
公开(公告)号：WO2016116889A1
公开(公告)日：2016-07-28
申请号：PCT/IB2016/050307
申请日：2016-01-21
申请人： CHAJI, Gholamreza , FATHI, Ehsan
发明人： CHAJI, Gholamreza , FATHI, Ehsan
IPC分类号： H01L21/58 , H01L25/00
CPC分类号： H01L24/97 , G01R31/2635 , H01L21/6835 , H01L22/14 , H01L22/20 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/75 , H01L24/83 , H01L24/95 , H01L25/50 , H01L2221/68322 , H01L2221/68368 , H01L2221/68381 , H01L2224/27002 , H01L2224/2732 , H01L2224/27334 , H01L2224/29006 , H01L2224/29011 , H01L2224/29019 , H01L2224/29026 , H01L2224/29078 , H01L2224/2919 , H01L2224/32237 , H01L2224/75252 , H01L2224/75253 , H01L2224/7598 , H01L2224/83005 , H01L2224/83121 , H01L2224/8314 , H01L2224/83141 , H01L2224/83143 , H01L2224/8316 , H01L2224/8318 , H01L2224/83191 , H01L2224/83192 , H01L2224/83234 , H01L2224/83238 , H01L2224/83862 , H01L2224/83902 , H01L2224/95 , H01L2224/95001 , H01L2224/97 , H01L2924/00012 , H01L2224/83 , H01L2224/27 , H01L2924/00014 , H01L2924/07802 , H01L2924/0781
摘要： A method of selectively transferring micro devices from a donor substrate to contact pads on a receiver substrate. Micro devices being attached to a donor substrate with a donor force. The donor substrate and receiver substrate are aligned and brought together so that selected micro devices meet corresponding contact pads. A receiver force is generated to hold selected micro devices to the contact pads on the receiver substrate. The donor force is weakened and the substrates are moved apart leaving selected micro devices on the receiver substrate. Several methods of generating the receiver force are disclosed, including adhesive, mechanical and electrostatic techniques.
摘要翻译：将微器件从施主衬底选择性地转移到接收器衬底上的接触焊盘的方法。微器件利用施加力附着在施主衬底上。供体衬底和接收器衬底被对准并汇集在一起，使得选定的微器件满足相应的接触焊盘。产生接收器力以将选定的微器件保持在接收器基板上的接触焊盘。施主力被削弱，并且衬底移动离开，留下接收器衬底上的选定的微器件。公开了几种产生接收力的方法，包括粘合剂，机械和静电技术。

10. 发明申请

WO2016065379A2 VORRICHTUNG UND VERFAHREN ZUR QUALITÄTSKONTROLLE UND PROZESSENTWICKLUNG 审中-公开
标题翻译：装置和方法用于质量控制和工艺开发
公开(公告)号：WO2016065379A2
公开(公告)日：2016-05-06
申请号：PCT/AT2015/000133
申请日：2015-10-19
申请人： MTI GMBH
发明人： HACKSTEINER, Markus
IPC分类号： G01N27/416 , G01N17/00 , G01N17/02
CPC分类号： G01N27/416 , G01N17/00 , G01N17/02 , H01L22/14
摘要： Zum Prüfen von Wafern, Mikrochips und dgl. werden elektrische und/oder elektrochemische Eigenschaften derselben auf elektrochemischem Weg periodisch gemessen und gespeichert. Die Messwerte werden miteinander verglichen, um Änderungen der Eigenschaften zu ermitteln. Für das Ausführen des Verfahrens ist eine als Messzelle ausgebildete Vorrichtung 1 vorgesehen, die zwischen einer oberen Halbzelle 5 und einer unteren Halbzelle 3 einen Prüfraum 7 aufweist, durch den Elektrolyt geleitet wird. Der Prüfraum 7 wird durch einen Zellendeckel 21, der gleichzeitig einen Wafer 19 gegen eine Ringdichtung 13 in Richtung auf die obere Halbzelle 5 drückt, verschlossen. Die den Prüfraum 7 bildende Öffnung in der unteren Halbzelle 3 wird durch eine Ringdichtung 23, eine Anodenplatte 25 und einen Anodendeckel 27 verschlossen.
摘要翻译：对于晶片，微芯片等的测试。，电气和/或相同的电化学特性周期性电化学测量和存储。的测量值进行比较以确定在属性变化。用于执行所提供的测量池装置1，其具有上半部和下半电池5电池3通过电解质之间的测试区域7设计的方法。外壳7由电池盖21，其同时按压晶片19对在上半电池5的方向的环形密封件13封闭。形成在下部半电池3中的开口的测试室7由环形密封件23，阳极板25和阳极盖27日密封

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式