专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2015058130A2 METHOD AND APPARATUS FOR NON-CONTACT MEASUREMENT OF SHEET RESISTANCE AND SHUNT RESISTANCE OF P-N JUNCTIONS 审中-公开
标题翻译：用于非接触式测量P-N接头的电阻和分流电阻的方法和设备
公开(公告)号：WO2015058130A2
公开(公告)日：2015-04-23
申请号：PCT/US2014/061212
申请日：2014-10-17
申请人： KLA-TENCOR CORPORATION
发明人： FAIFER, Vladimir, N. , KELLY-MORGAN, Ian, Sierra, Gabriel
IPC分类号： G01R21/133
CPC分类号： G01R31/2656 , G01R31/2648 , G01R31/2831 , G01R31/308
摘要： Non-Contact measurement of characteristics of p-n junctions includes illuminating an illumination area of a surface of a p-n junction with light, measuring a first junction photovoltage (JPV) signal from a first area of the p-n junction with a first electrode, measuring a second JPV signal from a second area with a second electrode, measuring a third JPV signal from a third area with a reference electrode, and determining a sheet resistance of the p-n junction top layer with a corrected first JPV signal, a corrected second JPV signal, a corrected first calibration JPV signal, a corrected second calibration JPV signal or the known sheet resistance of the calibration p-n junction.
摘要翻译： pn结的特性的非接触式测量包括用光照射pn结的表面的照明区域，用pn结的第一区域测量来自pn结的第一区域的第一结光电压（JPV）信号，第一电极，用第二电极测量来自第二区域的第二JPV信号，用参考电极测量来自第三区域的第三JPV信号，并用校正的第一JPV信号确定pn结顶层的薄层电阻，校正的第二JPV信号，校正的第一校准JPV信号，校正的第二校准JPV信号或校准pn结的已知薄层电阻。

2. 发明申请

WO2014132856A1 プローブ装置のアライメント支援装置及びアライメント支援方法审中-公开
标题翻译：对准支持设备和对齐支持方法的探针设备
公开(公告)号：WO2014132856A1
公开(公告)日：2014-09-04
申请号：PCT/JP2014/053883
申请日：2014-02-19
申请人：株式会社東京精密
发明人：小澤　裕一 , 西村　宏 , 太田　成一 , 井口　靖仁 , 千葉　邦彦 , 加藤　研
IPC分类号： H01L21/66
CPC分类号： G01R31/2831 , G01R1/0408 , G01R31/2891
摘要：　プローブ装置は、アライメントユーティリティ機能を備える。各チップにプローブを接触させる際の接触位置のばらつき量（ばらつき精度）に関してユーザが条件値を入力すると（ステップＳ３０）、１枚のウエハの全てのチップの位置を測定して取得した実測データ（ステップＳ３２）を用いたシミュレーションにおいて、アライメントを実施する測定ポイントを変更しながら（ステップＳ３８、Ｓ４６、Ｓ４８、Ｓ５０）、各チップのばらつき精度を算出し（ステップＳ４２）、そのばらつき精度が条件値以下で、かつ、測定ポイントの数が最小となるような最適な測定ポイントの設定を算出する（ステップＳ４４、Ｓ５２）。そして、その情報をユーザに提供する（ステップＳ５０）。
摘要翻译：一种包括对准效用函数的探针装置。在用户输入（步骤S30）与探头与每个芯片接触时的接触位置的变化量（变化精度）相关联的条件值的情况下，使用实际测量数据（步骤S32），由测量一个晶片中的所有芯片的位置，在改变实现对准的测量点（步骤S38，S46，S48和S50）的同时，计算每个芯片的变化精度（步骤S42），并且计算设置步骤S44，S52），使得变化精度不超过条件值并且测量点的数量最小化。然后将该信息提供给用户（步骤S50）。

3. 发明申请

WO2013016305A3 COMPONENT ANALYSIS SYSTEMS AND METHODS 审中-公开
标题翻译：组件分析系统和方法
公开(公告)号：WO2013016305A3
公开(公告)日：2013-03-21
申请号：PCT/US2012047897
申请日：2012-07-23
申请人： NVIDIA CORP , POPPE WOJCIECH JAKUB , ELKIN ILYAS , GUPTA PUNEET
发明人： POPPE WOJCIECH JAKUB , ELKIN ILYAS , GUPTA PUNEET
IPC分类号： G01R31/26 , G01R13/22 , G01R31/28
CPC分类号： H03K3/0315 , G01R31/2831 , G01R31/31725 , H01L22/34 , H01L2924/0002 , H01L2924/00
摘要： Component characteristics analysis systems and methods are described. In one embodiment, a ring oscillator comprises: at least one inversion stage operable to cause a signal transition; a target component that has an increased comparative impact or influence on a signal transition propagation in the ring oscillator; and an output component for outputting an indication of the impact the target component has on the signal transition. The target component can include a plurality of vias from one metal layer to another metal layer. The plurality of vias from one metal layer to another metal layer can be configured in a cell. The vias can correspond to a via layer. In one exemplary implementation, the output is coupled to an analysis component. The analysis component can include correlation of the via resistance into a wafer variations and generate a wafer map. The analysis component can include correlation of the via resistance into a wafer.
摘要翻译：描述了组件特性分析系统和方法。在一个实施例中，环形振荡器包括：可操作以引起信号转换的至少一个反转级; 具有对环形振荡器中的信号跃迁传播的增加的比较影响或影响的目标分量; 以及输出部件，用于输出目标部件对信号转换的影响的指示。目标部件可以包括从一个金属层到另一个金属层的多个通孔。从一个金属层到另一个金属层的多个通孔可以配置在电池中。过孔可以对应于通孔层。在一个示例性实现中，输出耦合到分析组件。分析组件可以包括通孔电阻与晶片变化的相关性并产生晶片图。分析组件可以包括通孔电阻与晶片的相关性。

4. 发明申请

WO2012100362A1 METHOD FOR MANUFACTURING A SENSOR CHIP 审中-公开
标题翻译：制造传感器芯片的方法
公开(公告)号：WO2012100362A1
公开(公告)日：2012-08-02
申请号：PCT/CH2012/000021
申请日：2012-01-26
申请人： SENSIRION AG , BRAUN, Stephan , BARTSCH, Ulrich , PUSTAN, David , HUNZIKER, Werner
发明人： BRAUN, Stephan , BARTSCH, Ulrich , PUSTAN, David , HUNZIKER, Werner
IPC分类号： B81B7/00 , H01L21/56
CPC分类号： G01R31/2831 , B81C1/00333 , G01N33/0027 , G09G1/00 , H01L21/00 , H01L24/94 , H01L2221/00 , H01L2224/13
摘要： In a method for manufacturing a sensor chip, a wafer (4) is provided for building multiple sensor chips from, the wafer (4) having a front side (11) and a back side (12). Sensing elements (2) and conductors (13) for multiple sensor chips are arranged at the front side (11) of the wafer (4). Multiple spacers (3) for multiple sensor chips are arranged at the front side (11) of the wafer (4).
摘要翻译：在制造传感器芯片的方法中，提供了用于从具有前侧（11）和后侧（12）的晶片（4）构建多个传感器芯片的晶片（4）。用于多个传感器芯片的传感元件（2）和导体（13）布置在晶片（4）的前侧（11）处。用于多个传感器芯片的多个间隔件（3）布置在晶片（4）的前侧（11）处。

5. 发明申请

WO2012026036A1 半導体ウェハの試験方法、半導体ウェハ搬送装置、及び半導体ウェハ試験装置审中-公开
标题翻译：半导体波导的测试方法，半导体波导传输器件和半导体波导测试器件
公开(公告)号：WO2012026036A1
公开(公告)日：2012-03-01
申请号：PCT/JP2010/064608
申请日：2010-08-27
申请人：株式会社アドバンテスト , 清川敏之
发明人：清川　敏之
IPC分类号： H01L21/66
CPC分类号： G01R31/2887 , G01R31/2831
摘要：プローブカード２１を用いて半導体ウェハ１００を試験する方法は、チャック３３とプローブカード２１との間に密閉空間３７を形成する工程Ｓ１１と、密閉空間３７を減圧する工程Ｓ１２と、密閉空間３７を減圧した状態でチャック３３をプローブカード２１に向かって所定量移動させる工程Ｓ１４と、を備えている。
摘要翻译：使用探针卡（21）测试半导体晶片（100）的方法包括：在卡盘（33）和探针卡（21）之间形成密封空间（37）的步骤（S11），步骤（S12）用于减小密封空间（37）中的压力;以及步骤（S14），用于在密封空间（37）中以减压的状态将卡盘（33）规定量移动到探针卡（21）。

6. 发明申请

WO2010018717A1 抵抗率検査方法及びその装置审中-公开
标题翻译：电阻检查方法及其器件
公开(公告)号：WO2010018717A1
公开(公告)日：2010-02-18
申请号：PCT/JP2009/062117
申请日：2009-07-02
申请人：三菱重工業株式会社 , 坂井智嗣 , ▲高▼野暁巳 , 小林靖之 , 山口賢剛
发明人：坂井　智嗣 , ▲高▼野　暁巳 , 小林　靖之 , 山口　賢剛
IPC分类号： G01N21/21 , G01N21/35 , G01R27/02 , H01L31/04
CPC分类号： G01N21/9501 , G01N21/3563 , G01N21/55 , G01N21/8422 , G01R31/2831 , H01L31/1884 , Y10T29/53126
摘要：　非破壊、非接触で効率的にかつ高精度で透明導電膜の抵抗率を計測することを目的とする。事前に行われた検査条件選定方法により選定された波長を有するＰ偏光の照明光を該方法により選定された入射角で、製造ラインを搬送される透光性基板上に製膜された透明導電膜に膜面側から照射する光照射装置（３）と、透明導電膜において反射された反射光を検出する光検出装置（２）と、検出した光の強度に基づいて該波長についての反射光の光量に係る評価値を算出し、評価値と抵抗率とが予め関連付けられている相関特性を用いて、算出した評価値から抵抗率を求める情報処理装置（７）とを具備する抵抗率検査装置を提供する。
摘要翻译：透明导电膜的电阻率以非破坏性，非接触且高效的方式以高精度确定。电阻率检查装置包括：照明装置（3），用于照射透明基板上形成的透明导电膜，所述透明导电膜在透明导电膜侧的制造线中被输送，具有通过检查条件选择的波长选择的P偏振照明光方法，通过该方法选择的入射角，用于检测从透明导电膜反射的光的光电检测装置（2）和用于计算与波长的反射光的强度有关的评价值的信息处理装置（7）从所检测的光的强度和通过使用相关特性使得评估值和电阻彼此相关联来从评估值确定电阻率。

7. 发明申请

WO2009147724A1 試験用ウエハユニットおよび試験システム审中-公开
标题翻译：测试波形单元和测试系统
公开(公告)号：WO2009147724A1
公开(公告)日：2009-12-10
申请号：PCT/JP2008/060176
申请日：2008-06-02
申请人：株式会社アドバンテスト , 渡邊大輔 , 岡安俊幸
发明人：渡邊大輔 , 岡安俊幸
IPC分类号： H01L21/66 , G01R31/28
CPC分类号： G01R31/2884 , G01R31/2831
摘要：　半導体ウエハに形成された複数の半導体チップを試験する試験用ウエハユニットであって、半導体ウエハと対応する形状を有する試験用ウエハと、試験用ウエハに形成され、それぞれが２以上の半導体チップと対応するように設けられ、それぞれ対応する２以上の半導体チップを試験する複数の試験回路とを備える試験用ウエハユニットを提供する。試験用ウエハユニットは、試験用ウエハに形成され、複数の半導体チップのそれぞれの試験用端子と一対一に対応して設けられ、それぞれ対応する試験用端子と電気的に接続される複数の接続端子を更に備えてよい。
摘要翻译：用于测试形成在半导体晶片上的多个半导体芯片的测试晶片单元包括具有对应于半导体晶片的形状的测试晶片和形成在测试晶片上的多个测试电路，每个测试电路设置成对应于到两个或更多个半导体芯片以测试两个或更多个相应的半导体芯片。测试晶片单元还可以包括形成在测试晶片上的多个连接端子，该多个连接端子以多个半导体芯片的相应测试端口为单位提供，并且电连接到相应的测试端子。

8. 发明申请

WO2009004968A1 試験装置审中-公开
标题翻译：测试装置
公开(公告)号：WO2009004968A1
公开(公告)日：2009-01-08
申请号：PCT/JP2008/061578
申请日：2008-06-25
申请人：株式会社アドバンテスト , 沖野昇
发明人：沖野昇
IPC分类号： H01L21/66 , G01R31/28 , H01L21/677
CPC分类号： H01L21/67178 , G01R31/2831 , G01R31/2886 , G01R31/2893 , H01L21/67253 , H01L21/67748
摘要：　本発明に係る試験装置は、被試験ウェハに形成された回路と試験信号を送受信する試験モジュール、試験モジュールおよび被試験ウェハの間で試験信号の伝送経路を結合する結合部、圧力を供給された場合に被試験ウェハを結合部に当接させる保持部、並びに、保持部および結合部を収容する筐体を各々が有して、筐体の内部で被試験ウェハを試験する複数の試験ユニットと、複数の試験ユニットによる試験の対象となる被試験ウェハを格納した、複数の試験ユニットに対して共通な格納部と、格納部および複数の試験ユニットの各々の間で被試験ウェハを搬送する搬送部と、複数の試験ユニットの各々に試験の手順を指示するメインフレームと、複数の試験ユニットの各々に電力を供給する、複数の試験ユニットに対して共通な電源と、複数の試験ユニットの各々に圧力を供給する、複数の試験ユニットに対して共通な圧力源とを備える。
摘要翻译：测试装置具有多个测试单元，每个测试单元设置有用于向在待测试的晶片上形成的电路发送/接收测试信号的测试模块; 用于连接测试模块和晶片之间的测试信号的传输路径的连接部分; 保持部，其在施加压力时将所述晶片抵接在所述连接部上; 以及用于存储保持部和连接部的壳体。测试单元测试壳体内的晶圆。测试装置还设置有存储部分，其存储由测试单元测试的目标晶片，并且对于测试单元是共同的; 用于在存储部分和每个测试单元之间传送晶片的转移部分; 用于指示每个测试单元的测试程序的主框架; 一个电源，为每个测试单元提供电源，并且是测试单元通用的; 以及压力源，其对每个测试单元施加压力并且对于测试单元是共同的。

9. 发明申请

WO2008115755A2 A TESTING METHOD USING A SCALABLE PARAMETRIC MEASUREMENT MACRO 审中-公开
标题翻译：使用可扩展参数测量的测试方法
公开(公告)号：WO2008115755A2
公开(公告)日：2008-09-25
申请号：PCT/US2008/056792
申请日：2008-03-13
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION , BICKFORD, Jeanne, P. , GOSS, John, R. , HABIB, Nazmul , MCMAHON, Robert, J.
发明人： BICKFORD, Jeanne, P. , GOSS, John, R. , HABIB, Nazmul , MCMAHON, Robert, J.
IPC分类号： G01R31/26
CPC分类号： G01R31/2894 , G01R31/2831 , G01R31/30
摘要： Disclosed are testing method embodiments in which, during post- manufacture testing, parametric measurements are taken from on-chip parametric measurement elements and used to optimize manufacturing in-line parametric control learning and/or to optimize product screening processes. Specifically, these post-manufacture parametric measurements can be used to disposition chips without shipping out non-conforming products, without discarding conforming products, and without requiring high cost functional tests. They can also be used to identify yield sensitivities to parametric variations from design and to provide feedback for manufacturing line improvements based on the yield sensitivities. Additionally, a historical database regarding the key parameters that are monitored at both the fabrication and post- fabrication levels can be used to predict future yield and, thereby, to preemptively improve the manufacturing line and/or also to update supply chain forecasts.
摘要翻译：公开了测试方法实施例，其中在后制造测试期间，参数测量取自片上参数测量元件，并用于优化制造在线参数控制学习和/或优化产品筛选过程。具体来说，这些后期制造参数测量可用于配置芯片，而不会丢弃不合格的产品，而不会丢弃符合要求的产品，并且不需要高成本的功能测试。它们也可以用于识别来自设计的参数变化的产量敏感性，并且基于产量灵敏度为制造线改进提供反馈。此外，关于在制造和制造后水平上监测的关键参数的历史数据库可用于预测未来产量，从而预先改进生产线和/或更新供应链预测。

10. 发明申请

WO2005116671A3 INCREASE PRODUCTIVITY AT WAFER TEST USING PROBE RETEST DATA ANALYSIS 审中-公开
标题翻译：使用探针重复数据分析在波形测试中提高生产力
公开(公告)号：WO2005116671A3
公开(公告)日：2006-10-26
申请号：PCT/US2005019267
申请日：2005-05-25
申请人： IBM , BALCHIUNAS AKIKO F
发明人： BALCHIUNAS AKIKO F
IPC分类号： G01R31/26 , B07C5/344 , G01R27/28 , G01R31/00 , G01R31/14 , G01R31/28
CPC分类号： B07C5/344 , G01R31/2831
摘要： Disclosed is a method and system for wafer/probe testing of integrated circuit devices after manufacture. The invention begins by testing an initial group of devices (e.g., integrated circuit chips) to produce an initial failing group of devices that failed the testing. The devices in the initial failing group are identified by type of failure. Then, the invention retests the devices in the initial failing group to identify a retested passing group of devices that passed the retesting (100). Nest, the invention analyzes the devices in the retested passing group (102) which allows the invention to produce statistics regarding the likelihood that a failing device that failed the initial testing will pass the retesting according to the type of failure (104). Then, the invention evaluates these statistics to determine which types of failures have retest passing rates above a predetermined threshold (106, 108). From this, the invention produces a database comprising an optimized retest table listing the types of defects that are approved for retesting (112).
摘要翻译：公开了制造后的集成电路器件的晶片/探针测试的方法和系统。本发明通过测试初始的一组设备（例如，集成电路芯片）开始，以产生测试失败的初始故障组的设备。初始故障组中的设备由故障类型确定。然后，本发明重新测试初始故障组中的设备，以识别经过重新测试（100）的重新测试的通过的设备组。 Nest，本发明分析了重新测试的通过组（102）中的设备，其允许本发明产生关于根据故障类型而使初始测试失败的故障设备将通过重新测试的可能性的统计（104）。然后，本发明评估这些统计数据，以确定哪些类型的故障具有高于预定阈值（106,108）的重测通过率。由此，本发明产生一个数据库，该数据库包括列出被许可用于再测试的缺陷类型的优化重测表（112）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式