专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2013146444A1 炭化珪素半導体素子およびその製造方法审中-公开
标题翻译：硅碳化硅半导体元件及其制造方法
公开(公告)号：WO2013146444A1
公开(公告)日：2013-10-03
申请号：PCT/JP2013/057738
申请日：2013-03-18
申请人：富士電機株式会社 , 独立行政法人産業技術総合研究所
发明人：辻　崇 , 木下　明将 , 福田　憲司
IPC分类号： H01L21/329 , H01L21/28 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/868 , H01L29/872
CPC分类号： H01L29/1608 , H01L21/3043 , H01L21/3065 , H01L21/78 , H01L29/0619 , H01L29/0657 , H01L29/0886 , H01L29/1095 , H01L29/41766 , H01L29/6606 , H01L29/66712 , H01L29/7395 , H01L29/7802 , H01L29/868 , H01L29/872
摘要：　炭化珪素からなる半導体基板の、おもて面側に高耐圧を保持する役割を有するドリフト層を備え、裏面側にオーミック電極を備える炭化珪素半導体素子の製造方法において、前記半導体基板の裏面側にオーミック電極を形成する前に、前記半導体基板の前記ドリフト層との反対側の面の素子活性領域に、少なくとも１本のダイシングラインが入るようにダイシングする工程を追加する。これにより、オン抵抗を下げるため半導体基板を薄くした場合でも基板の強度を維持し、ウェハプロセスにおけるウェハの割れを少なくできる構造を有する炭化珪素半導体素子およびその製造方法を提供する。
摘要翻译：一种制造碳化硅半导体元件的方法，包括在半导体衬底的背面侧由碳化硅形成的半导体衬底和欧姆电极的前表面侧具有保持高耐压性的漂移层，包括：在半导体衬底的背面侧形成欧姆电极之前，在与半导体衬底的漂移层相反的一侧的表面上切割元件有源区，使得存在至少一个切割线。结果，提供了具有保持衬底强度的结构的碳化硅半导体元件，即使为了降低导通电阻，半导体衬底较薄，并且可以最小化晶片工艺期间的晶片裂纹，以及其制造方法。

2. 发明申请

WO2008123012A1 METHOD OF MANUFACTURING SEMICONDUCTOR CHIP 审中-公开
标题翻译：制造半导体芯片的方法
公开(公告)号：WO2008123012A1
公开(公告)日：2008-10-16
申请号：PCT/JP2008/000455
申请日：2008-03-05
申请人： PANASONIC CORPORATION , ARITA, Kiyoshi , HARIKAI, Atsushi
发明人： ARITA, Kiyoshi , HARIKAI, Atsushi
IPC分类号： H01L21/78 , H01L21/68 , H01L23/544 , H01L21/3065
CPC分类号： H01L21/78 , H01L21/3043 , H01L21/6836 , H01L24/27 , H01L24/29 , H01L24/83 , H01L2221/68322 , H01L2221/68327 , H01L2221/6834 , H01L2221/68359 , H01L2224/274 , H01L2224/83191 , H01L2224/8385 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/01057 , H01L2924/01074 , H01L2924/01075 , H01L2924/07802 , H01L2924/14 , H01L2924/3512 , H01L2924/00
摘要： An object is to provide a semiconductor chip manufacturing method capable of removing test patterns in a higher efficiency in simple steps, while a general-purpose characteristic can be secured. In a method in which a semiconductor wafer 1 having integrated circuits 3 formed in a plurality of chip regions and test patterns 4 formed in scribe lines 2a is divided by a plasma etching process so as to manufacture individual semiconductor chips, laser light 5a is irradiated from the side of a circuit forming plane 1a so as to remove the test patterns 4; and thereafter, under such a condition that a circuit protection seat 6 is adhered onto a circuit forming plane 1a, a rear plane of the circuit forming plane 1a is mechanically thinned; a mask-purpose seat is adhered onto the rear plane 1b of the semiconductor wafer 1 after the plane thinning process; and then, a plasma dicing-purpose mask is work-processed by irradiating laser light. As a consequence, the semiconductor wafer 1 can be held by employing one set of the circuit protection seat 6 from the thinning process up to the plasma dicing process.
摘要翻译：本发明的目的是提供一种能够以简单的步骤以更高效率去除测试图案的半导体芯片制造方法，同时可以确保通用特性。在形成有多个芯片区域的集成电路3的半导体晶片1和划线2a所形成的测试图案4通过等离子体蚀刻工艺进行分割以制造各个半导体芯片的方法中，从电路形成平面1a的一侧，以便去除测试图案4; 之后，在将电路保护座6粘接在电路形成面1a上的状态下，电路形成面1a的背面机械地变薄; 在平面变薄处理之后，将掩模用座椅粘附到半导体晶片1的后面1b上; 然后，通过照射激光对等离子体切割用掩模进行加工处理。因此，可以通过采用一组电路保护座6来保持半导体晶片1，使之从薄化处理到等离子切割处理。

3. 发明申请

WO2006055601A3 METHOD FOR FABRICATING AND SEPARATING SEMICONDUCTOR DEVICES 审中-公开
标题翻译：用于制造和分离半导体器件的方法
公开(公告)号：WO2006055601A3
公开(公告)日：2008-07-24
申请号：PCT/US2005041467
申请日：2005-11-15
申请人： VERTICLE INC , YOO MYUNG CHEOL
发明人： YOO MYUNG CHEOL
IPC分类号： H01L21/30 , H01L33/00 , H01L33/40 , H01L33/44
CPC分类号： H01L21/02057 , H01L21/3043 , H01L21/32134 , H01L21/32136 , H01L21/6835 , H01L21/78 , H01L33/0079 , H01L33/0095 , H01L33/405 , H01L33/44 , H01L2221/6835 , H01L2221/68354
摘要： A method of fabricating and separating semiconductor structures comprises the steps of: (a) partially forming a semiconductor structure (514) attached to a support structure (550), the partially formed semiconductor structure comprising a plurality of partially formed devices, where the partially formed devices (500a,500b,500c) are attached to one another by at least one connective layer; (b) forming a partial mask layer over at least a part of the partially formed devices; (c) etching the connective layer to separate the devices; and (d) removing the partial mask layer. Advantages of the invention include higher yield than conventional techniques. In addition, less expensive equipment can be used to separate the devices. The result is a greater production of devices per unit of time and per dollar.
摘要翻译：制造和分离半导体结构的方法包括以下步骤：（a）部分地形成附接到支撑结构（550）的半导体结构（514），所述部分形成的半导体结构包括多个部分形成的器件，其中部分形成设备（500a，500b，500c）通过至少一个连接层彼此附接; （b）在所述部分形成的装置的至少一部分上形成部分掩模层; （c）蚀刻连接层以分离器件; 和（d）去除部分掩模层。本发明的优点包括比传统技术更高的产量。此外，可以使用较便宜的设备来分离设备。结果是每单位时间和每美元更多的设备生产。

4. 发明申请

WO2007052387A1 フィルム剥離方法およびフィルム剥離装置审中-公开
标题翻译：薄膜剥离方法和薄膜剥离装置
公开(公告)号：WO2007052387A1
公开(公告)日：2007-05-10
申请号：PCT/JP2006/313807
申请日：2006-07-05
申请人：株式会社東京精密 , 金澤雅喜
发明人：金澤雅喜
IPC分类号： H01L21/683 , H01L21/301 , H01L21/304
CPC分类号： H01L21/67132 , B23K26/40 , B23K2203/50 , H01L21/3043 , H01L21/68764 , Y10T29/49815 , Y10T29/49819 , Y10T29/49822 , Y10T29/53683 , Y10T156/1092 , Y10T156/1168 , Y10T156/195
摘要：ウェーハ（２０）の外周部を含む第一部分（１２１）と該第一部分よりも内方に位置する第二部分（１２２）とに貼付けられたフィルム（３）を剥離するフィルム剥離装置（１００）において、ウェーハの第一部分のフィルムが第二部分のフィルムよりも上方に位置するように第一部分および／または第二部分を相対的に移動させる移動手段（６１、６２）と、第一および第二部分に貼付けられたフィルム上に剥離テープ（１０３）を繰出すテープ繰出手段（１４２）と、テープ繰出手段から繰出された剥離テープを第一部分のフィルムにのみ押付けて第一部分に沿って移動させることにより、フィルムをウェーハの第一および第二部分から剥離する剥離手段（１４６）とを具備するフィルム剥離装置が提供される。これにより、表面保護フィルムを剥離する際にウェーハが破損するのが防止される。
摘要翻译：提供一种用于剥离粘附在包括晶片（20）的外周部分的第一部分（121）上以及位于第一部分内部的第二部分（122）上的膜（3）的膜剥离装置（100）。薄膜剥离装置设有用于相对移动第一部分和/或第二部分的移动装置（61,62），以将膜定位在第二部分上的薄膜上方的晶片的第一部分上; 用于在粘贴在第一和第二部分上的胶片上进给剥离带（103）的胶带进给装置（142）以及剥离装置（146），用于通过将剥离带按压在仅第一部分上的胶片上，沿着第一部分移动从送带装置供给的剥离带，从而从晶片的第一和第二部分剥离膜。因此，在剥离表面保护膜时，防止晶片断裂。

5. 发明申请

WO2005034214A2 PROTECTIVE LAYER DURING SCRIBING 审中-公开
标题翻译：保护层在切割期间
公开(公告)号：WO2005034214A2
公开(公告)日：2005-04-14
申请号：PCT/US2004/032458
申请日：2004-09-29
申请人： INTEL CORPORATION , SHARAN, Sujit , DEBONIS, Thomas
发明人： SHARAN, Sujit , DEBONIS, Thomas
IPC分类号： H01L21/00
CPC分类号： H05K3/0029 , H01L21/3043 , H01L21/78 , H05K3/0052 , H05K2201/10977 , H05K2203/0769 , H05K2203/1383
摘要： A method including forming a chemically soluble coating on a plurality exposed contacts on a surface of a circuit substrate; scribing the surface of the substrate along scribe areas; and after scribing, removing a portion of the coating. A method including forming a circuit structure comprises a plurality of exposed contacts on a surface, a location of the exposed contacts defined by a plurality of scribe streets; forming a coating comprising a chemically soluble material on the exposed contacts; scribing the surface of the substrate along the scribe streets; and after scribing, removing the coating. A method including coating a surface of a circuit substrate comprising a plurality of exposed contacts with a chemically soluble material; scribing the surface of the substrate along scribe areas; removing the coating; and sawing the substrate in the scribe areas.
摘要翻译：包括在电路基板的表面上的多个暴露的触点上形成化学可溶涂层的方法; 沿着划线区划划基板的表面; 并在划片后，去除一部分涂层。一种包括形成电路结构的方法包括：在表面上的多个暴露的触点，暴露的触点的位置由多个划道限定; 在暴露的触点上形成包含化学可溶材料的涂层; 沿划线道划线基板的表面; 划片后，去除涂层。一种方法，包括用化学可溶材料涂布包括多个暴露的接触的电路衬底的表面; 沿着划线区划划基板的表面; 去除涂层; 并在切割区域切割基板。

6. 发明申请

WO2015084661A1 SCREEN PRINT MASK FOR LASER SCRIBE AND PLASMA ETCH WAFER DICING PROCESS 审中-公开
标题翻译：用于激光扫描和等离子体蚀刻抛光过程的屏幕打印面罩
公开(公告)号：WO2015084661A1
公开(公告)日：2015-06-11
申请号：PCT/US2014/067498
申请日：2014-11-25
申请人： APPLIED MATERIALS, INC.
发明人： KUMAR, Prabhat , EATON, Brad , LEI, Wei-Sheng , PAPANU, James, S. , KUMAR, Ajay
IPC分类号： H01L21/301 , H01L21/027 , H01L21/3065
CPC分类号： H01L21/78 , B23K26/364 , B41F15/08 , H01J37/32091 , H01J37/321 , H01J2237/334 , H01L21/3043 , H01L21/3065 , H01L21/67207
摘要： Methods of using a screen-print mask for hybrid wafer dicing using laser scribing and plasma etch described. In an example, a method of dicing a semiconductor wafer having a plurality of integrated circuits separated by streets involves screen-printing a patterned mask above the semiconductor wafer, the patterned mask covering the integrated circuits and exposing the streets of the semiconductor wafer. The method also involves laser ablating the streets with a laser scribing process to expose regions of the semiconductor wafer between the integrated circuits. The method also involves plasma etching the semiconductor wafer through the exposed regions of the semiconductor wafer to singulate the integrated circuits. The patterned mask protects the integrated circuits during the plasma etching.
摘要翻译：使用激光划线和等离子体蚀刻使用用于混合晶片切割的丝网印刷掩模的方法。在一个示例中，对具有由街道分开的多个集成电路进行切割的半导体晶片的方法包括在半导体晶片之上丝网印刷图案化掩模，该图案化掩模覆盖集成电路并暴露半导体晶片的街道。该方法还涉及通过激光划线工艺激光烧蚀街道，以暴露集成电路之间的半导体晶片的区域。该方法还包括通过半导体晶片的暴露区域等离子体蚀刻半导体晶片以对集成电路进行分离。图案化掩模在等离子体蚀刻期间保护集成电路。

7. 发明申请

WO2015002051A1 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法审中-公开
标题翻译：用于制造半导体部件，电路基板和包含半导体部件的电子器件的方法，以及用于限定基板的方法
公开(公告)号：WO2015002051A1
公开(公告)日：2015-01-08
申请号：PCT/JP2014/066896
申请日：2014-06-25
申请人：富士ゼロックス株式会社
发明人：高橋　睦也 , 山田　秀一 , 村田　道昭
IPC分类号： H01L21/301
CPC分类号： H01L21/78 , H01L21/304 , H01L21/3043 , H01L21/3065 , H01L21/30655 , H01L21/6836 , H01L33/0095 , H01L2221/68327 , H01L2221/6834 , H01L2221/68381
摘要：複数の発光素子が形成された半導体基板の表面の切断領域に、第１の幅（Ｓａ１）を含む第１の溝部分（５１０）と第１の幅よりも大きい第２の幅（Ｓａ２）を含む第２の溝部分（５２０）とを有する表面側の溝をエッチングにより形成し、半導体基板の裏面から、回転するダイシングブレード（３００）で、第２の溝部分（５２０）に通じる裏面側の溝（１７０）を形成して、複数の半導体素子を半導体片に個片化する工程を有する。
摘要翻译：本发明提供一种制造半导体部件的方法，包括以下步骤：在半导体基板的正面的切割区域中形成多个发光元件，在正面侧具有第一凹陷部的凹部包括第一宽度（Sa1）和包括大于第一宽度的第二宽度（Sa2）的第二凹陷部分（520）的部分（510）以及从所述半导体衬底的反面，利用旋转的切割刀片（300）形成到达所述第二凹部（520）的后表面侧凹部（170），将多个半导体元件分离为单独的半导体部件。

8. 发明申请

WO2014185010A1 半導体素子およびその製造方法、半導体モジュールおよびその製造方法、並びに、半導体パッケージ审中-公开
标题翻译：半导体元件，半导体元件制造方法，半导体器件，半导体器件制造方法和半导体封装
公开(公告)号：WO2014185010A1
公开(公告)日：2014-11-20
申请号：PCT/JP2014/002239
申请日：2014-04-21
申请人：パナソニックIPマネジメント株式会社
发明人：柳瀬　康行 , 清澤　努
IPC分类号： H01L29/41 , H01L21/301 , H01L21/52
CPC分类号： H01L29/1608 , H01L21/0475 , H01L21/0485 , H01L21/3043 , H01L21/30604 , H01L21/3065 , H01L21/48 , H01L21/52 , H01L21/6836 , H01L21/78 , H01L23/3735 , H01L23/49513 , H01L23/49562 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/83 , H01L24/85 , H01L24/91 , H01L29/0657 , H01L29/45 , H01L29/6606 , H01L29/66068 , H01L29/861 , H01L29/872 , H01L2221/68327 , H01L2224/04026 , H01L2224/05017 , H01L2224/05018 , H01L2224/0508 , H01L2224/05155 , H01L2224/05166 , H01L2224/05557 , H01L2224/05558 , H01L2224/05564 , H01L2224/0558 , H01L2224/05624 , H01L2224/05639 , H01L2224/26145 , H01L2224/291 , H01L2224/2929 , H01L2224/293 , H01L2224/32013 , H01L2224/32058 , H01L2224/32227 , H01L2224/32245 , H01L2224/48091 , H01L2224/48247 , H01L2224/73265 , H01L2224/83192 , H01L2224/83365 , H01L2224/85399 , H01L2224/92247 , H01L2224/94 , H01L2924/00014 , H01L2924/10155 , H01L2924/10158 , H01L2924/12032 , H01L2924/13063 , H01L2924/13091 , H01L2924/351 , H01L2924/35121 , H01L2924/00 , H01L2924/00012 , H01L2224/03 , H01L2924/014 , H01L2224/45015 , H01L2924/207 , H01L2224/45099
摘要：　炭化珪素基板（１１）の第２の主面上にオーミック電極層（１４）が配置され、オーミック電極層（１４）上に金属電極層（１５）が配置されている。炭化珪素基板（１１）の第２の主面の周辺部において、少なくとも対向する一組の辺に沿って、切り欠き部（２０）が形成されている。切り欠き部（２０）は、第２主面の辺に直交する断面の形状が角部（２１）を有している。この断面において、炭化珪素基板（１１）の厚みは、切り欠き部（２０）における基板端部では、切り欠き部（２０）が形成されていない部分よりも小さく、角部（２１）の底よりも大きい。
摘要翻译：欧姆电极层（14）设置在碳化硅衬底（11）的第二主表面上，金属电极层（15）设置在欧姆电极层（14）上。在碳化硅衬底（11）的第二主表面的周边部分中，沿着至少一对相对侧形成切口部分（20）。每个切口部分（20）的横截面的形状具有角部（21），所述横截面与第二主表面的侧面正交。在截面中，切口部（20）的基板端部的碳化硅基板（11）的厚度小于未形成切口部（20）的部分的厚度，大于在角部（21）的底部的部分的厚度。

9. 发明申请

WO2008002790A1 METHOD OF PRODUCING SEGMENTED CHIPS 审中-公开
标题翻译：生产支座的方法
公开(公告)号：WO2008002790A1
公开(公告)日：2008-01-03
申请号：PCT/US2007/071455
申请日：2007-06-18
申请人： 3M INNOVATIVE PROPERTIES COMPANY , AKIYAMA, Ryota , SAITO, Kazuta
发明人： AKIYAMA, Ryota , SAITO, Kazuta
IPC分类号： H01L21/301 , H01L21/78 , H01L21/304
CPC分类号： H01L21/3043 , H01L21/67092 , H01L21/67132 , H01L21/6835 , H01L21/6836 , H01L21/78 , H01L2221/68322 , H01L2221/68327 , H01L2221/68336 , H01L2221/68359
摘要： To provide a method of producing segmented chips preventing the chips from being damaged by the chip jumping or by the contact of the neighboring chips while the back surfaces thereof are being ground. A method of producing segmented chips by grinding the back surface of a material to be ground which includes a plurality of chips segmented into individual chips by at least partly cutting the chips in the direction of thickness thereof along the boundaries of the chips, wherein the gaps among the individual chips are filled with a liquid adhesive, the material to be ground is laminated on a rigid support material in a manner that the back surface thereof is exposed, and the adhesive is cured or solidified to form a laminate of the material to be ground having the plurality of chips, the adhesive solid material and the rigid support material arranged in this order; the laminate is ground from the back surface side of the material to be ground, the rigid support member is removed from the laminate, a flexible adhesive sheet is adhered onto the adhesive solid material, and the individual chips are picked up and recovered.
摘要翻译：提供一种制造分段芯片的方法，防止芯片在其背面被研磨时被芯片跳跃或相邻芯片的接触损坏。一种通过研磨待研磨材料的背面的方法，该方法包括通过沿芯片的边界沿其厚度方向至少部分地切割芯片而分段成单个芯片的多个芯片，其中间隙在各个芯片中填充有液体粘合剂，待研磨的材料以其背面被暴露的方式层压在刚性支撑材料上，并且粘合剂被固化或固化以形成材料的层压体具有多个芯片的地面，粘合剂固体材料和刚性支撑材料按此顺序排列; 从被研磨材料的背面侧研磨层叠体，将刚性支撑体从层压体上除去，将柔性粘合片粘附到粘合剂固体材料上，拾取并回收各个芯片。

10. 发明申请

WO2006055601A2 METHOD FOR FABRICATING AND SEPARATING SEMICONDUCTOR DEVICES 审中-公开
标题翻译：用于制造和分离半导体器件的方法
公开(公告)号：WO2006055601A2
公开(公告)日：2006-05-26
申请号：PCT/US2005/041467
申请日：2005-11-15
申请人： VERTICLE INC , YOO, Myung Cheol
发明人： YOO, Myung Cheol
IPC分类号： H01L21/30
CPC分类号： H01L21/02057 , H01L21/3043 , H01L21/32134 , H01L21/32136 , H01L21/6835 , H01L21/78 , H01L33/0079 , H01L33/0095 , H01L33/405 , H01L33/44 , H01L2221/6835 , H01L2221/68354
摘要： A method of fabricating and separating semiconductor structures comprises the steps of: (a) partially forming a semiconductor structure attached to a support structure, the partially formed semiconductor structure comprising a plurality of partially formed devices, where the partially formed devices are attached to one another by at least one connective layer; (b) forming a partial mask layer over at least a part of the partially formed devices; (c) etching the connective layer to separate the devices; and (d) removing the partial mask layer. Advantages of the invention include higher yield than conventional techniques. In addition, less expensive equipment can be used to separate the devices. The result is a greater production of devices per unit of time and per dollar.
摘要翻译：制造和分离半导体结构的方法包括以下步骤：（a）部分地形成附着到支撑结构的半导体结构，所述部分形成的半导体结构包括多个部分形成的器件，其中部分形成的器件彼此附接通过至少一个连接层; （b）在所述部分形成的装置的至少一部分上形成部分掩模层; （c）蚀刻连接层以分离器件; 和（d）去除部分掩模层。本发明的优点包括比传统技术更高的产量。此外，可以使用较便宜的设备来分离设备。结果是每单位时间和每美元更多的设备生产。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式