专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2023084939A1 半導体装置の製造方法および半導体装置审中-公开
公开(公告)号：WO2023084939A1
公开(公告)日：2023-05-19
申请号：PCT/JP2022/036682
申请日：2022-09-30
申请人：富士電機株式会社
发明人：吉村　尚 , 下沢　慎 , 窪内　源宜 , 内田　美佐稀
IPC分类号： H01L21/336 , H01L21/28 , H01L29/06 , H01L29/12 , H01L29/739 , H01L29/78 , H01L29/861 , H01L29/868
摘要：半導体基板のおもて面側からライフタイム制御領域を形成する段階と、半導体基板のおもて面上に配置された層間絶縁膜を貫通して設けられたコンタクトホールの底面にＴｉをイオン注入する段階と、アニールでコンタクトホールの底面にＴｉシリサイド層を形成する段階とを備える半導体装置の製造方法を提供する。また、トランジスタ部およびダイオード部を有する半導体基板と、半導体基板のおもて面上に配置され、コンタクトホールが貫通して設けられた層間絶縁膜とを備え、半導体基板は、ダイオード部からトランジスタ部の少なくとも一部にわたって、半導体基板のおもて面から形成されたライフタイム制御領域を有し、コンタクトホールの底面にＴｉシリサイド層が設けられ、コンタクトホールの側壁には、ＴｉＮ層が層間絶縁膜と接して設けられている半導体装置を提供する。

2. 发明申请

WO2023080083A1 半導体装置审中-公开
公开(公告)号：WO2023080083A1
公开(公告)日：2023-05-11
申请号：PCT/JP2022/040495
申请日：2022-10-28
申请人：ローム株式会社
发明人：中野　佑紀
IPC分类号： H01L29/78 , H01L21/28 , H01L21/3205 , H01L21/336 , H01L21/768 , H01L21/8234 , H01L23/29 , H01L23/31 , H01L23/522 , H01L23/532 , H01L27/06 , H01L27/088 , H01L29/06 , H01L29/12 , H01L29/417 , H01L29/739 , H01L29/872
摘要：半導体装置（1A）は、主面（3）を有するチップ（2）と、前記主面に形成されたリセス部（22）と、前記主面を被覆し、前記リセス部内に位置するアンカー部（74）を有する封止絶縁体（71）と、を含む。

3. 发明申请

WO2023047687A1 半導体装置および電力変換装置审中-公开
公开(公告)号：WO2023047687A1
公开(公告)日：2023-03-30
申请号：PCT/JP2022/018524
申请日：2022-04-22
申请人：株式会社日立パワーデバイス
发明人：清水　悠佳 , 須藤　建瑠 , 毛利　友紀
IPC分类号： H01L29/78 , H01L29/12
摘要：半導体装置の性能を向上する。その手段として、第１導電型のドリフト層と第２導電型のボディ領域とドリフト層上にて両側面がボディ領域に接する第１導電型のＪＦＥＴ領域とを有する半導体基板、半導体基板の上面に形成され第１方向に延在する複数のトレンチ、および、トレンチ内および半導体基板の上面上に絶縁膜を介して形成されたゲート電極を有する半導体装置を形成する。単位セル内で、第１方向と交差する第２方向に複数並ぶトレンチからなる第１トレンチ群と、第２方向に複数並ぶトレンチからなる第２トレンチ群とは第１方向に並び、第２方向に隣り合うトレンチ間のソース領域の下面に、トレンチよりも浅いチャネル領域を有し、ゲート電極は、複数のトレンチ内の第１部分と、半導体基板上に位置し、第１方向および第２方向に並ぶ第１部分同士を接続する第２部分とを備え、単位セル当たりに複数のＪＦＥＴ領域を有する。

4. 发明申请

WO2023042886A1 半導体装置および半導体装置の製造方法审中-公开
公开(公告)号：WO2023042886A1
公开(公告)日：2023-03-23
申请号：PCT/JP2022/034599
申请日：2022-09-15
申请人：富士電機株式会社
发明人：窪内　源宜 , 吉村　尚 , 澤　雄生 , 山口　省吾
IPC分类号： H01L29/78 , H01L21/265 , H01L21/322 , H01L21/336 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L29/06 , H01L29/12 , H01L29/739 , H01L29/861 , H01L29/868
摘要：半導体基板に設けられた第１導電型のドリフト領域と、ドリフト領域よりも半導体基板の裏面側に設けられ、ドーピング濃度の第１ピークを有する第１導電型のバッファ領域と、半導体基板の深さ方向において、第１ピークよりも半導体基板のおもて面側に設けられ、再結合中心を有する第１格子欠陥領域とを備え、バッファ領域は、第１格子欠陥領域よりも半導体基板のおもて面側に設けられ、水素化学濃度分布がピークである水素ピークを有し、半導体基板の深さ方向において、ドリフト領域の上端から、水素ピークまでの方向にドーピング濃度を積分した積分濃度が、臨界積分濃度以上である半導体装置を提供する。

5. 发明申请

WO2023037430A1 半導体装置审中-公开
公开(公告)号：WO2023037430A1
公开(公告)日：2023-03-16
申请号：PCT/JP2021/032950
申请日：2021-09-08
申请人：三菱電機株式会社
发明人：須藤　雅貴 , 工藤　智人
IPC分类号： H01L29/78 , H01L29/12 , H01L29/739
摘要：センスＩＧＢＴ領域の電流を用いてメインＩＧＢＴ領域の電流を検出する精度を高めることが可能な技術を提供することを目的とする。半導体装置は、第１ＩＧＢＴ領域と、ダイオード領域と、第２ＩＧＢＴ領域とを備える。第１ＩＧＢＴ領域及び第２ＩＧＢＴ領域は、第１導電型を有する一のコレクタ層を含み、ダイオード領域は、第１ＩＧＢＴ領域のコレクタ層と隣接し、第２導電型を有するカソード層を含み、第２ＩＧＢＴ領域は、第２ＩＧＢＴ領域のコレクタ層と隣接し、第２導電型を有する不純物層をさらに含む。

6. 发明申请

WO2023281669A1 炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置审中-公开
公开(公告)号：WO2023281669A1
公开(公告)日：2023-01-12
申请号：PCT/JP2021/025657
申请日：2021-07-07
申请人：三菱電機株式会社
发明人：川原　洸太朗 , 永久　雄一
IPC分类号： H01L29/78 , H01L29/12
摘要：本開示の炭化珪素半導体装置は、第１導電型半導体基板（１０）上の第１導電型ドリフト層（２０）と、ドリフト層の表層の第２導電型ウェル領域（３０）と、第１導電型ソース領域（４０）と、ウェル領域の平面視の内部に形成された幅が一定のストライプ状であり端部が折り曲げられた第１導電型第１離間領域（２１）と、ウェル領域に隣接して形成された第１導電型の第２離間領域と、ゲート絶縁膜（５０）とゲート電極（６０）と第１離間領域上のショットキ電極（７１）と、ソース電極（８０）とを備える。

7. 发明申请

WO2023277687A1 Quantum dot structures comprising an integrated single electron tunneling readout and single electron tunneling quantum dot readout structures 审中-公开
公开(公告)号：WO2023277687A1
公开(公告)日：2023-01-05
申请号：PCT/NL2022/050373
申请日：2022-06-29
申请人： TECHNISCHE UNIVERSITEIT DELFT
发明人： VELDHORST, Menno , HENDRICKX, Nico Willem
IPC分类号： H01L29/06 , H01L27/10 , H01L29/423 , H01L29/66 , H01L29/76 , H01L29/41 , B82Y10/00 , H01L29/12
摘要： An integrated quantum dot structure is described comprising: one or more semiconductor layers arranged on a substrate; a single electron tunneling (SET) transistor formed in or over the one or more semiconductor layers, the SET transistor comprising a source (114-1) and a drain (114-2) connected by tunneling junctions (116-1, 116-2) to a conductive island (112); a plurality of quantum dot regions, preferably an array of quantum dot regions (104), arranged around the SET transistor, the plurality of quantum dot regions being formed in the one or more semiconductor layers and the SET transistor being configured to readout change states of the plurality of quantum dot regions; one or more insulating layers provided over the SET transistor and the quantum dot regions; a source electrode and a drain electrode arranged over the one or more insulating layers; and, first and second nano-scale metallic vias connecting the source and drain of the SET transistor to the source and drain electrodes respectively.

8. 发明申请

WO2023277686A1 AN ADDRESSABLE QUANTUM DOT ARRAY 审中-公开
公开(公告)号：WO2023277686A1
公开(公告)日：2023-01-05
申请号：PCT/NL2022/050372
申请日：2022-06-29
申请人： TECHNISCHE UNIVERSITEIT DELFT
发明人： VELDHORST, Menno , HENDRICKX, Nico Willem
IPC分类号： H01L29/06 , H01L27/10 , H01L29/41 , H01L29/423 , H01L29/66 , H01L29/76 , B82Y10/00 , H01L29/12
摘要： A quantum dot structure is described wherein the quantum dot structure comprises one or more semiconductor layers arranged on a substrate; an array comprising a plurality of quantum dot regions (104), the plurality of quantum dot regions being formed in the one or more semiconductor layers, the quantum dot regions being separated by barrier regions (106, 108), wherein first barrier electrodes (110) are arranged in one direction over the quantum dot regions (104) and second barrier electrodes (112) are arranged in a second direction over the quantum dot regions (104), in such a way that in operation quantum dots are defined in the quantum dot regions (104) by the potential barriers induced by the first and second barrier electrodes (110, 112); the first barrier electrodes (110) and second barrier electrodes (112) crossing each other at the barrier regions (108), so that each barrier region (108) is coupled to one of the first barrier electrodes (110) and to one of the second barrier electrodes (112).

9. 发明申请

WO2022270245A1 炭化珪素半導体装置审中-公开
公开(公告)号：WO2022270245A1
公开(公告)日：2022-12-29
申请号：PCT/JP2022/022109
申请日：2022-05-31
申请人：住友電気工業株式会社
发明人：斎藤　雄 , 増田　健良
IPC分类号： H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12 , H01L29/739
摘要：炭化珪素半導体装置は、第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備え、前記炭化珪素基板は、第１導電型を有するドリフト領域と、前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、を有し、前記第１主面には、前記ソース領域及び前記ボディ領域を貫通して前記ドリフト領域に至る側面と、前記側面と連なる底面とにより規定されるゲートトレンチが設けられており、前記炭化珪素基板は、前記底面と前記第２主面との間に設けられ、かつ前記第２導電型を有する第１電界緩和領域を更に有し、前記第１電界緩和領域は、前記第１主面に垂直な方向において、前記第２導電型の不純物の濃度が最大値である第１面と、前記第２導電型の不純物の濃度が前記最大値の１／１０であり、前記第１面よりも前記第２主面側の第２面と、を有し、前記第１面と前記第２面との間の距離は１．０μｍ以上であり、前記第１電界緩和領域の前記第２主面側の前記ドリフト領域との界面の前記第１主面からの距離は２．０μｍ以上である。

10. 发明申请

WO2022224883A1 半導体装置审中-公开
公开(公告)号：WO2022224883A1
公开(公告)日：2022-10-27
申请号：PCT/JP2022/017660
申请日：2022-04-13
申请人：富士電機株式会社
发明人：小宮山　典宏 , 佐々木　雅浩 , 小野澤　勇一 , 山田　昭治
IPC分类号： H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12 , H01L29/739
摘要：上面および下面を有し、第１導電型のドリフト領域（116）を有する半導体基板（111）と、上面の上方に設けられた第１主端子（101）と、下面の下方に設けられた第２主端子（102）と、第１主端子および第２主端子の間に電流を流すか否かを制御する制御端子（103）と、ドリフト領域および下面の間に設けられ、ドリフト領域よりもドーピング濃度が高いバッファ領域（118）とを備え、第１主端子および第２主端子の間に印加する電源電圧（VCE）と、制御端子および第２主端子の間の端子間容量（CGC）との関係を示すＣ－Ｖ特性において、電源電圧が５００Ｖ以上の領域に、端子間容量のピーク（180）を有する半導体装置（100）を提供する。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式