专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明申请

WO2019018124A1 MEMORY CIRCUITRY 审中-公开
公开(公告)号：WO2019018124A1
公开(公告)日：2019-01-24
申请号：PCT/US2018/040581
申请日：2018-07-02
申请人： MICRON TECHNOLOGY, INC.
发明人： DERNER, Scott, J. , INGALLS, Charles, L. , KIM, Tae, H.
IPC分类号： H01L27/06 , H01L27/088 , H01L27/02
CPC分类号： G11C11/223 , G11C5/025 , G11C11/2255 , G11C11/2257 , G11C11/2259 , G11C11/2273 , H01L27/1159 , H01L27/11592
摘要： Some memory circuitry comprises a stack of multiple tiers individually comprising memory cells individually comprising an elevationally-extending transistor. The tiers individually comprise multiple access lines that individually electrically couple together a row of the memory cells in that individual tier. The tiers individually comprise access-line-driver circuitry comprising an elevationally-extending transistor.

72. 发明申请

WO2017192730A1 APPARATUS AND SYSTEM COMPRISING A PLURALITY OF SOLID STATE DRIVES 审中-公开
标题翻译：包括多个固态驱动器的装置和系统
公开(公告)号：WO2017192730A1
公开(公告)日：2017-11-09
申请号：PCT/US2017/030852
申请日：2017-05-03
申请人： R-STOR INC.
发明人： COGLITORE, Giovanni
IPC分类号： H05K7/20 , G06F3/06
CPC分类号： G06F1/181 , G06F1/184 , G06F1/186 , G06F1/20 , G06F13/4022 , G11C5/025
摘要： Certain embodiments may relate to configuring a memory drive device. An apparatus may be provided. The apparatus may include an enclosure having at least one open side, a plurality of memory cards secured within the enclosure, an indicator in communication with the plurality of memory cards, and a motherboard connected to the plurality of memory- cards. The plurality of memory cards may be exposed to the at least one open side, and may be suspended over each other. Further, the indicator may be configured to indicate an operating status of each of the plurality of memory cards.
摘要翻译：某些实施例可涉及配置存储器驱动装置。可以提供一种装置。该设备可以包括具有至少一个开放侧的外壳，固定在外壳内的多个存储卡，与多个存储卡通信的指示器以及连接到多个存储卡的主板。多个存储卡可以暴露于至少一个开放侧，并且可以彼此悬置。此外，指示器可以被配置为指示多个存储卡中的每一个的操作状态。

73. 发明申请

WO2016126474A1 APPARATUSES AND METHODS FOR PARALLEL WRITING TO MULTIPLE MEMORY DEVICE LOCATIONS 审中-公开
标题翻译：用于并行写入多个存储器件位置的装置和方法
公开(公告)号：WO2016126474A1
公开(公告)日：2016-08-11
申请号：PCT/US2016/015029
申请日：2016-01-27
申请人： MICRON TECHNOLOGY, INC.
发明人： ZAWODNY, Jason T. , HUSH, Glen E. , MANNING, Troy A. , FINKBEINER, Timothy P.
IPC分类号： G11C7/06 , G11C7/10 , G11C8/12
CPC分类号： G06F3/0611 , G06F3/0625 , G06F3/0659 , G06F3/0683 , G06F15/7821 , G11C5/025 , G11C7/10 , G11C7/1006 , G11C8/12 , G11C29/28 , G11C2029/2602
摘要： The present disclosure includes apparatuses and methods for parallel writing to multiple memory device locations. An example apparatus comprises a memory device. The memory device includes an array of memory cells and sensing circuitry coupled to the array. The sensing circuitry includes a sense amplifier and a compute component configured to implement logical operations. A memory controller in the memory device is configured to receive a block of resolved instructions and/or constant data from the host. The memory controller is configured to write the resolved instructions and/or constant data in parallel to a plurality of locations the memory device.
摘要翻译：本公开包括用于并行写入多个存储器设备位置的装置和方法。示例性设备包括存储器设备。存储器件包括耦合到阵列的存储器单元阵列和感测电路。感测电路包括读出放大器和被配置为实现逻辑运算的计算组件。存储器设备中的存储器控制器被配置为从主机接收解析的指令块和/或恒定数据。存储器控制器被配置为将解决的指令和/或常数数据并行地写入存储器件的多个位置。

74. 发明申请

WO2016114718A1 MEMORY DEVICE AND METHOD FOR OPERATING THEREOF 审中-公开
标题翻译：存储器件及其操作方法
公开(公告)号：WO2016114718A1
公开(公告)日：2016-07-21
申请号：PCT/SG2015/050520
申请日：2015-12-31
申请人： AGENCY FOR SCIENCE,TECHNOLOGY AND RESEARCH
发明人： FOONG, Huey Chian , LI, Fei
IPC分类号： H01L27/105 , H01L27/24 , G11C11/02 , G11C11/15 , G11C11/16
CPC分类号： G11C11/1673 , G11C5/025 , G11C11/161 , G11C11/1653 , G11C11/1655 , G11C11/1675 , G11C11/1693 , H01L27/222 , H01L27/228
摘要： According to various embodiments, there is provided a memory device including at least one sense amplifier having a first side and a second side, wherein the second side opposes the first side; a first array including a plurality of memory cells arranged at the first side; a second array including a plurality of memory cells arranged at the second side; a first row including a plurality of mid-point reference units arranged at the first side; and a second row including a plurality of mid-point reference units arranged at the second side, wherein each mid-point reference unit of the first row is configured to generate a first reference voltage, and wherein each mid-point reference unit of the second row is configured to generate a second reference voltage; wherein the sense amplifier is configured to determine a resistance state of a memory cell of the first array based on the second reference voltage; wherein the sense amplifier is configured to determine a resistance state of a memory cell of the second array based on the first reference voltage.
摘要翻译：根据各种实施例，提供了一种存储器件，其包括具有第一侧和第二侧的至少一个读出放大器，其中第二侧与第一侧相对; 包括布置在第一侧的多个存储单元的第一阵列; 包括布置在第二侧的多个存储单元的第二阵列; 第一行，包括布置在第一侧的多个中点参考单元; 以及第二排，包括布置在第二侧的多个中点参考单元，其中第一行的每个中点参考单元被配置为产生第一参考电压，并且其中第二行的每个中点参考单元行被配置为产生第二参考电压; 其中所述读出放大器被配置为基于所述第二参考电压来确定所述第一阵列的存储单元的电阻状态; 其中所述读出放大器被配置为基于所述第一参考电压来确定所述第二阵列的存储单元的电阻状态。

75. 发明申请

WO2015155906A1 メモリの温度上昇を抑制するための装置およびプログラム审中-公开
标题翻译：用于抑制存储器温度升高的程序和设备
公开(公告)号：WO2015155906A1
公开(公告)日：2015-10-15
申请号：PCT/JP2014/079823
申请日：2014-11-11
申请人：株式会社フィックスターズ
发明人：米谷　聡 , 土山　了士 , 村瀬　正名 , 二木　紀行
IPC分类号： G06F12/16 , G06F12/00 , G06F12/06
CPC分类号： G11C7/1045 , G06F12/00 , G06F12/06 , G06F12/16 , G11C5/025 , G11C7/04 , G11C8/12 , G11C11/34 , G11C11/413
摘要：　本発明の課題は、積層された複数のメモリモジュールを備えるメモリが、データの読み書きに伴い高温となることを抑制することである。本発明の一実施形態にかかる記憶装置は積層された複数のメモリモジュールを備える。メモリコントローラとしての役割を果たすデータ処理装置は、データの書込要求を受けると、同時にデータが書き込まれるメモリモジュールが互いに隣接せず、また、一連の書込シーケンスにおいて、後続の書込タイミングでデータが書き込まれるメモリモジュールが、先行する書込タイミングでデータが書き込まれるメモリモジュールと隣接しないように、書込先のメモリモジュールを順次選択する。その結果、積層された複数のメモリモジュールにおける発熱箇所が分散され、高温化が低減される。
摘要翻译：本发明解决的问题在于存储器，其具有多个堆叠的存储器模块，由于读取/写入数据而被抑制到达到高温。在本发明的一个实施例中的存储装置设置有多个堆叠的存储器模块。当接收到数据写入请求时，满足存储器控制器的作用的数据处理装置顺序选择作为写入目的地的存储器模块，使得同时写入数据的存储器模块彼此不相邻，并且在一系列写入序列中，在随后的写入定时将数据写入的存储器模块与在前一个写入定时中写入数据的存储器模块不相邻。结果，多个层叠的存储器模块之间的发热位置分布，减少了温度的上升。

76. 发明申请

WO2015116188A1 NON-VOLATILE MEMORY WITH MULTIPLE LATENCY TIERS 审中-公开
标题翻译：非易失性存储器与多个LATENCY TIERS
公开(公告)号：WO2015116188A1
公开(公告)日：2015-08-06
申请号：PCT/US2014/014227
申请日：2014-01-31
申请人： HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P.
发明人： HENZE, Richard H. , MURALIMANOHAR, Naveen , JEON, Yoocharn , FOLTIN, Martin , ORDENTLICH, Erik , LESARTRE, Gregg B. , WILLIAMS, R. Stanley
IPC分类号： H01L27/115 , H01L21/8242
CPC分类号： G11C13/004 , G11C5/025 , G11C11/005 , G11C13/0004 , G11C13/0007 , G11C13/0011 , G11C13/0069 , G11C2213/71 , G11C2213/72 , G11C2213/77 , G11C2213/79 , H01L23/528 , H01L27/2463 , H01L27/2481 , H01L45/04 , H01L45/06 , H01L45/085 , H01L45/1233 , H01L45/14 , H01L45/142 , H01L45/143 , H01L45/144 , H01L45/146 , H01L45/147
摘要： A non-volatile memory device with multiple latency tiers includes at least two crossbar memory arrays, each crossbar memory array comprising a number of memory cells, each memory cell connected to a word line and a bit line at a cross point. The crossbar memory arrays each have a different latency. The crossbar memory arrays are formed on a single die.
摘要翻译：具有多个延迟层的非易失性存储器件包括至少两个交叉存储器阵列，每个交叉存储器阵列包括多个存储器单元，每个存储器单元连接到字线和位于交叉点的位线。交叉开关存储器阵列每个具有不同的延迟。交叉开关存储器阵列形成在单个管芯上。

77. 发明申请

WO2015064982A1 스택 메모리 장치 및 그 동작 방법 审中-公开
标题翻译：堆叠存储器件及其操作方法
公开(公告)号：WO2015064982A1
公开(公告)日：2015-05-07
申请号：PCT/KR2014/010123
申请日：2014-10-27
申请人： (주)실리콘화일
发明人： 안상욱 , 정희찬 , 이용운 , 안희균 , 이도영
IPC分类号： H01L23/50 , H01L23/12 , H01L23/48
CPC分类号： G11C5/025 , G11C5/063 , G11C8/06 , G11C8/10 , H01L23/48 , H01L23/481 , H01L25/0657 , H01L2225/06541 , H01L2924/0002 , H01L2924/00
摘要： 본 발명은 스택 메모리 장치 및 그 동작 방법을 제공한다. 본 발명에 따른 스택 메모리 장치는, 제1 타입의 메모리 셀이 행 방향과 열 방향으로 반복 배열되되, 상기 제1 타입의 메모리 셀 각각에는 덤프 라인이 연결된 셀 어레이가 하나 이상 포함된 제1 메모리 칩; 및 제2 타입의 메모리 셀이 행 방향과 열 방향으로 반복 배열되되, 상기 제2 타입의 메모리 셀 각각에는 덤프 라인이 연결된 셀 어레이가 하나 이상 포함된 제2 메모리 칩;을 구비하고, 상기 제1 타입의 메모리 셀의 상기 덤프라인에는 제1 패드가 연결되고, 상기 제2 타입의 메모리 셀의 상기 덤프라인에는 제2 패드가 연결되되, 상기 제1 패드와 상기 제2 패드는 일대일로 대응되는 구조를 갖는다.
摘要翻译：本发明提供了一种堆栈存储装置及其操作方法。根据本发明的堆叠存储器件提供有：第一存储器芯片，其中第一类型存储器单元在行方向和列方向上重复布置，并且包括一个或多个单元阵列，其中转储线是连接到每个第一类型存储单元; 以及第二存储器芯片，其中第二类型存储器单元在行方向和列方向上重复布置，并且包括一个或多个单元阵列，其中转储线连接到每个第二类型存储单元，其中第一焊盘被连接到第一类型存储单元的转储线和第二焊盘连接到第二类型存储单元的转储线，第一焊盘和第二焊盘具有一一对应关系。

78. 发明申请

WO2014150168A1 RECONFIGURABLE POP 审中-公开
标题翻译：可重新启用POP
公开(公告)号：WO2014150168A1
公开(公告)日：2014-09-25
申请号：PCT/US2014/022461
申请日：2014-03-10
申请人： INVENSAS CORPORATION
发明人： HABA, Belgacem , CRISP, Richard Dewitt , ZOHNI, Wael
IPC分类号： H01L25/065 , G11C5/02 , G11C5/04 , G11C5/06 , H01L23/538 , H01L25/10
CPC分类号： H01L23/49811 , G11C5/025 , G11C5/04 , G11C5/063 , H01L23/49816 , H01L23/5386 , H01L23/5389 , H01L24/48 , H01L25/0655 , H01L25/0657 , H01L25/105 , H01L2224/16225 , H01L2225/1035 , H01L2225/1058 , H01L2924/00014 , H01L2924/15311 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： A microelectronic package (10) can include lower and upper package faces (11, 12), lower terminals (25) at the lower package face, upper terminals (45) at the upper package face, first and second microelectronic elements (30) each having memory storage array function, and conductive interconnects (15) each electrically connecting at least one lower terminal with at least one upper terminal. The conductive interconnects (15) can include first conductive interconnects (15a) configured to carry address information, signal assignments of a first set (70a) of the first interconnects having (180) rotational symmetry about a theoretical rotational axis (29) with signal assignments of a second set (70b) of first interconnects. The conductive interconnects (15) can also include second conductive interconnects (15b) configured to carry data information, the position of each second conductive interconnect having (180) rotational symmetry about the rotational axis (29) with a position of a corresponding no-connect conductive interconnect (15d).
摘要翻译：微电子封装（10）可以包括位于下封装面的下封装面（11,12），下端子（25），上封装面上的上端子（45），第一和第二微电子元件（30）具有存储器阵列功能，以及每个电连接至少一个下端子与至少一个上端子的导电互连件（15）。导电互连（15）可以包括被配置为承载地址信息的第一导电互连（15a），具有（180）旋转对称性的第一互连的第一组（70a）的信号分配，其具有理论旋转轴（29），信号分配的第二组（70b）的第一互连。导电互连（15）还可以包括被配置为承载数据信息的第二导电互连（15b），具有（180）围绕旋转轴线（29）的旋转对称的每个第二导电互连的位置具有相应的不连接的位置导电互连（15d）。

79. 发明申请

WO2014149851A1 FLEXIBLE MEMORY SYSTEM WITH A CONTROLLER AND A STACK OF MEMORY 审中-公开
标题翻译：具有控制器和存储器堆栈的灵活存储器系统
公开(公告)号：WO2014149851A1
公开(公告)日：2014-09-25
申请号：PCT/US2014/021211
申请日：2014-03-06
申请人： MICRON TECHNOLOGY, INC.
发明人： JEDDELOH, Joe M. , KEETH, Brent
IPC分类号： H01L23/50
CPC分类号： G11C5/066 , G11C5/025 , G11C5/14 , G11C7/10 , G11C11/4063 , H01L25/0657 , H01L2224/16225 , H01L2924/0002 , H01L2924/15192 , H01L2924/15311 , H01L2924/00
摘要： Embodiments of a system and method for providing a flexible memory system are generally described herein. In some embodiments, a substrate is provided, wherein a stack of memory is coupled to the substrate. The stack of memory includes a number of vaults. A controller is also coupled to the substrate and includes a number of vault interface blocks coupled to the number of vaults of the stack of memory, wherein the number of vault interface blocks is less than the number of vaults.
摘要翻译：本文一般地描述了用于提供柔性存储器系统的系统和方法的实施例。在一些实施例中，提供了衬底，其中存储器堆叠耦合到衬底。内存堆包括多个保管库。控制器还耦合到基板并且包括耦合到存储器堆栈的多个保管库的多个保管库接口块，其中保管库接口块的数量小于保管库的数量。

80. 发明申请

WO2014136743A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2014136743A1
公开(公告)日：2014-09-12
申请号：PCT/JP2014/055370
申请日：2014-03-04
申请人：ピーエスフォールクスコエスエイアールエル , 池田典昭
发明人：池田　典昭
IPC分类号： H01L21/8242 , H01L27/108
CPC分类号： G11C11/401 , G11C5/025 , G11C11/4097 , H01L27/0203 , H01L27/10852 , H01L27/10855 , H01L27/10894 , H01L27/10897 , H01L28/91
摘要：　メモリマット（１０１）は、第１のキャパシタ（２０３Ａ）を有する本体部（２００）と、本体部（２００）と周辺回路（１０４）との間に形成された直線状の導電膜（２０４）と、導電膜（２０４）と底部が接して形成された第２のキャパシタ（２０３Ｂ）と、を有し、第１のキャパシタ（２０３Ａ）がコンタクト層（２０２）と底部が接して形成されて構成されている。
摘要翻译：存储垫（101）被配置为具有主单元部分（200），其具有形成在主单元部分（200）和外围电路（104）之间的第一电容器（203A），线性导电膜（204）和第二电容器（203B），其形成为使得线状导电膜（204）和下部接触，所述第一电容器（203A）形成为使得接触层（202）和下部接触。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式