专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2009040697A2 AUTOMATIC COMMON-MODE REJECTION CALIBRATION 审中-公开
标题翻译：自动共模抑制校准
公开(公告)号：WO2009040697A2
公开(公告)日：2009-04-02
申请号：PCT/IB2008053723
申请日：2008-09-15
申请人： NXP BV , SEBASTIANO FABIO , BREEMS LUCIEN JOHANNES , ROOVERS RAF LODEWIJK JAN
发明人： SEBASTIANO FABIO , BREEMS LUCIEN JOHANNES , ROOVERS RAF LODEWIJK JAN
CPC分类号： H03F1/304 , H03F3/4565 , H03F2203/45448 , H03F2203/45456 , H03F2203/45471 , H03F2203/45504
摘要： The present invention relates to a circuit and a method for automatic common- mode rejection calibration in a differential conversion system and unbalance compensation for balancing the operation point of a circuit in the signal path and for enhancing the common-mode rejection. The circuit for automatic common-mode rejection calibration in a differential conversion system comprises an analog input stage for an analog input signal (101), an analog-digital-converter (106) for converting an analog signal (107) into its digital representation (108), a digital block (105) arranged to adapt said digital representation (108) of a portion of a DC offset of said analog input signal (101) in accordance with whether said analog input signal (101) is in a predetermined input range of said analog-digital-converter (106), and a digital-analog-converter (103) arranged in a feedback path (102) from said digital block (105) to subtraction means (111) of said analog input stage for converting a digital signal (104) into an analog output signal (109), wherein said analog output signal (109) is subtracted from said analog input signal (101) resulting in said analog signal (107).
摘要翻译：本发明涉及用于差分转换系统中的自动共模抑制校准的电路和方法以及用于平衡信号路径中电路的操作点并用于增强共模抑制的不平衡补偿。用于差分转换系统中的自动共模抑制校准的电路包括用于模拟输入信号（101）的模拟输入级，用于将模拟信号（107）转换为其数字表示的模数转换器（106）数字模块（105），其被配置为根据所述模拟输入信号（101）是否处于预定输入范围（101）中来适应所述模拟输入信号（101）的DC偏移的一部分的所述数字表示（106）的数字模拟转换器（103）以及从所述数字模块（105）到所述模拟输入级的减法装置（111）的反馈路径（102）中的数模转换器（103），用于将所述模数转换器数字信号（104）转换为模拟输出信号（109），其中从所述模拟输入信号（101）中减去所述模拟输出信号（109），得到所述模拟信号（107）。

2. 发明申请

WO2007068688A1 CIRCUIT ELECTRONIQUE A COMPENSATION DE DECALAGE INTRINSEQUE DE PAIRES DIFFERENTIELLES 审中-公开
标题翻译：电子线路补偿不平衡对位的内部偏移
公开(公告)号：WO2007068688A1
公开(公告)日：2007-06-21
申请号：PCT/EP2006/069583
申请日：2006-12-12
申请人： E2V SEMICONDUCTORS , BORE, François , BRUEL, Sandrine
发明人： BORE, François , BRUEL, Sandrine
IPC分类号： H03F3/45 , H03M3/00
CPC分类号： H03F3/45748 , H03F3/456 , H03F2203/45212 , H03F2203/45352 , H03F2203/45482 , H03F2203/45504 , H03F2203/45512 , H03F2203/45514 , H03M1/445
摘要： L'invention concerne les circuits électroniques intégrés analogiques utilisant des paires différentielles (T1, T2). On propose un procédé de correction automatique de tension d'offset comportant les étapes suivantes : court-circuiter les entrées (V1, V2) du circuit différentiel pendant une phase de calibration distincte de la phase d'utilisation normale; charger une capacité par la différence des courants de sortie des branches de la paire différentielle dans cette phase; comparer la tension aux bornes de la capacité à au moins un seuil; garder en mémoire, pendant la phase d'utilisation normale suivant la phase de calibration, le résultat de la comparaison; appliquer, en phase d'utilisation normale, une correction fonction du résultat gardé en mémoire à une source de courant (SC1, SC2) d'un étage suiveur en amont de la paire différentielle.
摘要翻译：本发明涉及使用差分对（T1，T2）的模拟集成电子电路。提出了一种校正偏移电压的自动方法，包括以下步骤：在与正常使用阶段不同的校准阶段短路差分电路的输入（V1，V2）; 在该阶段通过差分对的分支的输出电流的差来充电电容; 将电容端子两端的电压与至少一个阈值进行比较; 在校准阶段之后的正常使用阶段保留记忆，比较结果; 在正常使用阶段，将依赖于存储器中的结果的校正应用于差分对上游的跟随器级的电流源（SC1，SC2）。

3. 发明申请

WO9631945A3 AN AMPLIFIER STAGE HAVING A SWITCHABLE GAIN AND REAN AMPLIFIER STAGE HAVING A SWITCHABLE GAIN AND REDUCED DISTORTION DUCED DISTORTION 审中-公开
标题翻译：具有可切换增益的放大器级和具有可切换增益和减少失真导致失真的反相放大器级
公开(公告)号：WO9631945A3
公开(公告)日：1996-12-19
申请号：PCT/IB9600228
申请日：1996-03-18
申请人： PHILIPS ELECTRONICS NV , PHILIPS NORDEN AB
发明人： RIJNS JOHANNES JOZEF FRANCISCU
IPC分类号： H03G3/10 , H03F1/32 , H03F3/45 , H03F3/72
CPC分类号： H03F1/3211 , H03F3/45197 , H03F3/72 , H03F2203/45504 , H03F2203/45511 , H03F2203/45711
摘要： An amplifier stage comprising a differential pair (T1, T2) is provided with a resistive ladder (R1...R2n) coupled between the second control electrodes of said differential pair. Taps on mirror positions along the resistive ladder (R1...R2n) are switchably connected to first and second current source transistors (T3, T4), said current source transistors having their control electrodes connected to the first main electrodes of the transistors forming the differential pair. By placing the switches in series with the current source transistors (T3, T4), the influence of the non-linear impedance of the switches is reduced to negligibly small proportions as the output impedance of the current source transistors (T3, T4) is considerably higher than the impedance of the switches. Thus a linear conversion impedance is obtained, resulting in an amplifier stage having a switchable gain and reduced distortion.

4. 发明申请

WO2016160294A1 PROGRAMMABLE HIGH-SPEED EQUALIZER AND RELATED METHOD 审中-公开
标题翻译：可编程高速均衡器及相关方法
公开(公告)号：WO2016160294A1
公开(公告)日：2016-10-06
申请号：PCT/US2016/021617
申请日：2016-03-09
申请人： QUALCOMM INCORPORATED
发明人： MIZANUR RAHMAN, Mohammed , SCHNEIDER, Jacob Stephen , BRYAN, Thomas Clark , PETERSON, LuVerne Ray , LYNCH, Gregory Francis , LOKE, Alvin Leng Sun
IPC分类号： H04L25/03 , H04L25/02 , H03F3/45
CPC分类号： H03K17/687 , H03F3/45197 , H03F2203/45488 , H03F2203/45494 , H03F2203/45504 , H04L25/0272 , H04L25/0292 , H04L25/03878
摘要： A programmable equalizer and related method are provided. The equalizer includes a pair of current-setting field effect transistors (FETs) coupled in series with a pair of input FETs and a pair of load resistors, respectively, between a first voltage rail (Vdd) and a second voltage rail (ground). A programmable equalization circuit is coupled between the sources of the input FETs, comprising a plurality of selectable resistive paths and a variable capacitor, which could also be configured as a plurality of selectable capacitive paths. Each of the selectable resistive paths (as well as each of the selectable capacitive paths) include a selection FET for selectively coupling the corresponding resistive (or capacitive) path between the sources of the input FETs. In the case where one of the input FETs is biased with a reference gate voltage, the source of each selection FET is coupled to the source of such input FET.
摘要翻译：提供了一种可编程均衡器及相关方法。均衡器包括分别与第一电压轨（Vdd）和第二电压轨（地）之间的一对输入FET和一对负载电阻串联耦合的一对电流设定场效应晶体管（FET）。可编程均衡电路耦合在输入FET的源极之间，包括多个可选择的电阻路径和可变电容器，其也可以被配置为多个可选择的电容路径。每个可选择的电阻路径（以及每个可选择的电容路径）包括用于选择性地耦合在输入FET的源极之间的对应的电阻（或电容）路径的选择FET。在其中一个输入FET被参考栅极电压偏置的情况下，每个选择FET的源极耦合到这种输入FET的源极。

5. 发明申请

WO2014181869A1 光変調器ドライバ回路および光送信器审中-公开
标题翻译：光调制器驱动电路和光传输器
公开(公告)号：WO2014181869A1
公开(公告)日：2014-11-13
申请号：PCT/JP2014/062480
申请日：2014-05-09
申请人：日本電信電話株式会社
发明人：長谷　宗彦 , 野坂　秀之 , 伊藤　敏洋 , 村田　浩一 , 福山　裕之 , 才田　隆志 , 亀井　新 , 山崎　裕史 , 菊池　順裕 , 小泉　弘 , 野河　正史 , 桂井　宏明 , 鵜澤　寛之 , 片岡　智由 , 藤原　直樹 , 川上　広人 , 堀越　建吾 , ボウビア　イブス , 米山　幹夫 , 相澤　茂樹 , 鈴木　昌弘
IPC分类号： H04B10/516 , H03F1/00 , H03F3/45 , H03F3/60 , H03G3/18
CPC分类号： H04B10/541 , H03F1/223 , H03F1/32 , H03F3/04 , H03F3/082 , H03F3/195 , H03F3/245 , H03F3/45085 , H03F3/45089 , H03F3/45183 , H03F3/45188 , H03F3/602 , H03F2200/18 , H03F2200/219 , H03F2200/255 , H03F2200/27 , H03F2200/336 , H03F2200/411 , H03F2200/72 , H03F2200/75 , H03F2203/45258 , H03F2203/45374 , H03F2203/45392 , H03F2203/45454 , H03F2203/45466 , H03F2203/45471 , H03F2203/45486 , H03F2203/45496 , H03F2203/45504 , H03F2203/45506 , H03F2203/45702 , H03G1/0023 , H03G1/0082 , H03G1/0088 , H03G3/00 , H03G3/001 , H03G3/3084 , H04B10/5561 , H04B10/588
摘要：　光変調器ドライバ回路（１）は、増幅器（５０，Ｑ１０，Ｑ１１，Ｒ１０～Ｒ１３）と、所望の動作モードに応じて増幅器（５０）の電流量を調整可能な電流量調整回路（５１）とを備える。電流量調整回路（５１）は、所望の動作モードを示す２値の制御信号に応じて個別にＯＮ／ＯＦＦ可能な２個以上の電流源（ＩＳ１０）からなる。
摘要翻译：光调制器驱动电路（1）具有放大器（50，Q10，Q11，R10-R13）和电流量调节电路（51），能够根据所需的操作模式。电流量调节电路51包括根据指示所需操作模式的二进制控制信号能够单独导通或关断的两个或多个电流源（IS10）。

6. 发明申请

WO2017095981A1 TRANS-IMPEDANCE AMPLIFIER FOR ULTRASOUND DEVICE AND RELATED APPARATUS AND METHODS 审中-公开
标题翻译：用于超声装置的跨阻抗放大器及相关装置和方法
公开(公告)号：WO2017095981A1
公开(公告)日：2017-06-08
申请号：PCT/US2016/064314
申请日：2016-12-01
申请人： BUTTERFLY NETWORK, INC.
发明人： CHEN, Kailiang , FIFE, Keith, G. , SANCHEZ, Nevada, J. , CASPER, Andrew, J. , RALSTON, Tyler, S.
IPC分类号： H04R31/00 , B06B3/00 , B06B1/00
CPC分类号： H03F3/16 , A61B5/6801 , A61B8/4444 , A61B8/5207 , G01S7/52025 , H03F1/086 , H03F3/45183 , H03F2200/408 , H03F2200/555 , H03F2203/45471 , H03F2203/45504 , H03F2203/45631 , H03F2203/45634 , H03F2203/45646 , H03F2203/45648 , H03F2203/45674 , H03F2203/45686 , H03F2203/45692 , H03F2203/45726
摘要： A variable current trans-impedance amplifier (TIA) for an ultrasound device is described. The TIA may be coupled to an ultrasonic transducer to amplify an output signal of the ultrasonic transducer representing an ultrasound signal received by the ultrasonic transducer. During acquisition of the ultrasound signal by the ultrasonic transducer, one or more current sources in the TIA may be varied.
摘要翻译：描述了用于超声设备的可变电流互阻抗放大器（TIA）。 TIA可以耦合到超声换能器以放大表示由超声换能器接收的超声信号的超声换能器的输出信号。在通过超声换能器获取超声信号的过程中，TIA中的一个或多个电流源可以改变。

7. 发明申请

WO2010068559A1 AMPLIFIER WITH DITHER 审中-公开
标题翻译：放大器与DITHER
公开(公告)号：WO2010068559A1
公开(公告)日：2010-06-17
申请号：PCT/US2009/066701
申请日：2009-12-04
申请人： ANALOG DEVICES, INC. , KAPUSTA, Ronald, A.
发明人： KAPUSTA, Ronald, A.
IPC分类号： H03M1/20
CPC分类号： H03F3/45183 , H03F2203/45318 , H03F2203/45352 , H03F2203/45504 , H03F2203/45644 , H03F2203/45702 , H03F2203/45726 , H03M1/0641 , H03M1/365
摘要： An analog amplifier includes at least one signal path. Each of the at least one signal path extends between an input and an output and includes a load device coupled to the output and a transistor coupled to the input. The analog amplifier further includes a dither current source selectively coupled to one of the at least one signal path. The dither current source is capable of supplying dither current to the load device of the selected signal path directly by bypassing the transistor of the selected signal path.
摘要翻译：模拟放大器包括至少一个信号路径。所述至少一个信号路径中的每一个在输入和输出之间延伸，并且包括耦合到所述输出的负载装置和耦合到所述输入的晶体管。模拟放大器还包括选择性地耦合到至少一个信号路径之一的抖动电流源。抖动电流源能够通过旁路所选择的信号路径的晶体管来直接向选定信号路径的负载装置提供抖动电流。

8. 发明申请

WO2004064251A1 可変利得増幅回路及び無線機审中-公开
标题翻译：可变增益放大器电路和无线电机
公开(公告)号：WO2004064251A1
公开(公告)日：2004-07-29
申请号：PCT/JP2004/000181
申请日：2004-01-14
申请人：松下電器産業株式会社 , 宇田川昌治
发明人：宇田川昌治
IPC分类号： H03G3/10
CPC分类号： H03G3/001 , H03F2203/45362 , H03F2203/45504 , H03F2203/45616 , H03F2203/7203 , H03G1/0023 , H03G1/0029 , H03G1/0088
摘要：　本発明の課題は、電圧利得を下げたときに電流が減少し、かつ歪み特性の劣化が実質的にない可変利得増幅回路を提供することである。　複数のエミッタ接地増幅回路を構成するバイポーラトランジスタＱ１、Ｑ３、Ｑ５及びＱ２、Ｑ４、Ｑ６のベースを共通とし、バイポーラトランジスタのエミッタ側にそれぞれスイッチＳＷ２、ＳＷ１、ＳＷ０を設けて構成する。スイッチＳＷ２、ＳＷ１、ＳＷ０を切り替えてエミッタ側を接地電位ｇｎｄにすることにより、電圧利得の異なるエミッタ接地増幅回路を選択して電圧利得を制御する。また、各エミッタ接地増幅回路の間でコレクタ電流Ｉ0とエミッタ抵抗Ｒeをそれぞれ異なる値とし、コレクタ電流Ｉ0の比がエミッタ抵抗Ｒeの比に反比例するように設定することにより、電圧利得を下げたときにコレクタ電流Ｉ0が減り、かつ歪み特性の劣化を実質的になくすことができる。
摘要翻译：一种可变增益放大器电路，其中当电压增益降低时电流降低，并且失真特性基本上几乎不劣化。构成接地发射极电路的双极晶体管（Q1，Q3，Q5; Q2，Q4，Q6）的基极相互连接。开关（SW2，SW1，SW0）被提供给双极晶体管的发射极侧。通过切换开关（SW2，SW1，SW0），发射极侧的电位成为地电位gnd，以选择具有不同电压增益的接地发射极放大器电路来控制电压增益。接地发射极放大器电路的校正电流I0和发射极电阻Re相互不同，集电极电流I0之间的比例与发射极电阻Re的比值成反比。结果，每个接地的发射极放大器电路的集电极电流I0随着电压谷降低而减小，并且失真特性几乎不劣化。

9. 发明申请

WO1996031945A2 AN AMPLIFIER STAGE HAVING A SWITCHABLE GAIN AND REDUCED DISTORTION 审中-公开
标题翻译：具有可切换增益和减少失真的放大器级
公开(公告)号：WO1996031945A2
公开(公告)日：1996-10-10
申请号：PCT/IB1996000228
申请日：1996-03-18
申请人： PHILIPS ELECTRONICS N.V. , PHILIPS NORDEN AB
发明人： PHILIPS ELECTRONICS N.V. , PHILIPS NORDEN AB , RIJNS, Johannes, Jozef, Franciscus
IPC分类号： H03F01/32
CPC分类号： H03F1/3211 , H03F3/45197 , H03F3/72 , H03F2203/45504 , H03F2203/45511 , H03F2203/45711
摘要： An amplifier stage comprising a differential pair (T1, T2) is provided with a resistive ladder (R1...R2n) coupled between the second control electrodes of said differential pair. Taps on mirror positions along the resistive ladder (R1...R2n) are switchably connected to first and second current source transistors (T3, T4), said current source transistors having their control electrodes connected to the first main electrodes of the transistors forming the differential pair. By placing the switches in series with the current source transistors (T3, T4), the influence of the non-linear impedance of the switches is reduced to negligibly small proportions as the output impedance of the current source transistors (T3, T4) is considerably higher than the impedance of the switches. Thus a linear conversion impedance is obtained, resulting in an amplifier stage having a switchable gain and reduced distortion.
摘要翻译：包括差分对（T1，T2）的放大器级设置有耦合在所述差分对的第二控制电极之间的电阻梯（R1 ... R2n）。沿电阻梯（R1 ... R2n）的反射镜位置的抽头可切换地连接到第一和第二电流源晶体管（T3，T4），所述电流源晶体管的控制电极连接到形成晶体管的晶体管的第一主电极差分对。通过将开关与电流源晶体管（T3，T4）串联放置，由于电流源晶体管（T3，T4）的输出阻抗相当大，所以开关的非线性阻抗的影响减小到可忽略的小比例高于开关的阻抗。因此，获得线性转换阻抗，导致放大器级具有可切换增益和减小的失真。

10. 发明申请

WO2012079090A3 FAST POWER UP COMPARATOR 审中-公开
标题翻译：快速上电比较器
公开(公告)号：WO2012079090A3
公开(公告)日：2014-04-10
申请号：PCT/US2011064489
申请日：2011-12-12
申请人： MARVELL WORLD TRADE LTD , CYRUSIAN SASAN
发明人： CYRUSIAN SASAN
IPC分类号： H03K5/22
CPC分类号： G06F1/3287 , G06F1/3234 , H03F1/0266 , H03F1/0272 , H03F1/0283 , H03F3/185 , H03F3/2173 , H03F3/2178 , H03F3/3022 , H03F3/3033 , H03F3/45183 , H03F3/4521 , H03F3/45475 , H03F3/72 , H03F2200/03 , H03F2200/264 , H03F2200/27 , H03F2200/321 , H03F2200/75 , H03F2200/78 , H03F2203/45466 , H03F2203/45471 , H03F2203/45504 , H03F2203/45506 , H03F2203/45512 , H03F2203/45674 , H03F2203/45726 , H03F2203/7203
摘要： A circuit method includes periodically increasing a tail current of a differential stage of a comparator to periodically power on the differential stage to a power-on state, and periodically decreasing the tail current of the differential stage to periodically power down the differential stage to a low-power state. The periodically increasing of the tail current and the periodically decreasing of the tail current are asynchronous operations for powering on the differential stage to the power-on state and powering down the differential stage to the low-power state. Periodically increasing the tail current and the periodically decreasing the tail current asynchronously for powering on the differential stage to the power-on state and powering down the differential stage to the low-power state provide for low noise and high speed during signal comparison.
摘要翻译：一种电路方法包括周期性地增加比较器的差分级的尾电流，以将差分级周期性地上电到上电状态，并且周期性地减小差分级的尾电流以周期性地将差分级降低到低电力状态。尾电流的周期性增加和尾电流的周期性减小是用于将差动级上电到上电状态的异步操作，并且将差动级下电至低功率状态。周期性地增加尾电流并且不同步地周期性地减小尾电流以将差分级上电到上电状态，并将差分级上电到低功率状态，在信号比较期间提供低噪声和高速度。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式