专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2009121783A1 CONVERTISSEUR ANALOGIQUE-NUMERIQUE RAPIDE A STRUCTURE DE REPLIEMENT DE SIGNAL AMELIOREE PAR REDUCTION DU NOMBRE DE CELLULES ELEMENTAIRES 审中-公开
标题翻译：具有通过减少细胞数量而改善的信号抗逆结构的高速模拟数字转换器
公开(公告)号：WO2009121783A1
公开(公告)日：2009-10-08
申请号：PCT/EP2009/053570
申请日：2009-03-26
申请人： E2V SEMICONDUCTORS , BRUEL, Sandrine , BORE, François
发明人： BRUEL, Sandrine , BORE, François
IPC分类号： H03M1/20 , H03M1/06
CPC分类号： H03M1/002 , H03M1/0682 , H03M1/203
摘要： L'invention concerne les convertisseurs analogiques-numériques de haute résolution utilisant des structures d'amplificateurs différentiels dites à repliement composées de circuits différentiels (paires différentielles croisées) et de charges (transistors cascode). La structure à repliement selon l'invention comprend, dans le cas où on veut faire quatre courbes repliées à deux périodes dans la gamme utile de tensions à convertir, quatre blocs de repliement (un par courbe). Le premier comporte 7 circuits différentiels (CR 0 à CR 6 ) et huit charges (CH 0 à CH 7 ), les charges d'extrémité (CH 0 et CH 7 ) n'étant pas reliées à la sortie du bloc. Les autres blocs comportent 6 circuits différentiels (CR 1 à CR 6 ) et huit charges (CH 0 à CH 7 ), la dernière charge (CH 7 ) de chaque bloc n'étant pas reliées à la sortie de ce bloc. On gagne en encombrement, consommation, et vitesse de fonctionnement, par rapport aux structures existantes.
摘要翻译：本发明涉及使用由差分电路（交叉差分对）和负载（共源共栅晶体管）组成的称为抗混叠差分放大器的差分放大器结构的高分辨率模数转换器。根据本发明的抗混叠结构包括当希望在要被转换的电压的有用范围内的两个周期上折叠四个曲线时，包括四个抗混叠块（每个曲线一个）。第一块包括七个差分电路（CR0至CR6）和八个负载（CH0至CH7），最外部负载（CH0和CH7）未连接到块的输出。其他块包括六个差分电路（CR1至CR6）和八个负载（CH0至CH7），每个块的最终负载（CH7）不连接到该块的输出。与现有结构相比，实现了更小的占地面积，更低的消耗和更高的运行速度。

2. 发明申请

WO2007068688A1 CIRCUIT ELECTRONIQUE A COMPENSATION DE DECALAGE INTRINSEQUE DE PAIRES DIFFERENTIELLES 审中-公开
标题翻译：电子线路补偿不平衡对位的内部偏移
公开(公告)号：WO2007068688A1
公开(公告)日：2007-06-21
申请号：PCT/EP2006/069583
申请日：2006-12-12
申请人： E2V SEMICONDUCTORS , BORE, François , BRUEL, Sandrine
发明人： BORE, François , BRUEL, Sandrine
IPC分类号： H03F3/45 , H03M3/00
CPC分类号： H03F3/45748 , H03F3/456 , H03F2203/45212 , H03F2203/45352 , H03F2203/45482 , H03F2203/45504 , H03F2203/45512 , H03F2203/45514 , H03M1/445
摘要： L'invention concerne les circuits électroniques intégrés analogiques utilisant des paires différentielles (T1, T2). On propose un procédé de correction automatique de tension d'offset comportant les étapes suivantes : court-circuiter les entrées (V1, V2) du circuit différentiel pendant une phase de calibration distincte de la phase d'utilisation normale; charger une capacité par la différence des courants de sortie des branches de la paire différentielle dans cette phase; comparer la tension aux bornes de la capacité à au moins un seuil; garder en mémoire, pendant la phase d'utilisation normale suivant la phase de calibration, le résultat de la comparaison; appliquer, en phase d'utilisation normale, une correction fonction du résultat gardé en mémoire à une source de courant (SC1, SC2) d'un étage suiveur en amont de la paire différentielle.
摘要翻译：本发明涉及使用差分对（T1，T2）的模拟集成电子电路。提出了一种校正偏移电压的自动方法，包括以下步骤：在与正常使用阶段不同的校准阶段短路差分电路的输入（V1，V2）; 在该阶段通过差分对的分支的输出电流的差来充电电容; 将电容端子两端的电压与至少一个阈值进行比较; 在校准阶段之后的正常使用阶段保留记忆，比较结果; 在正常使用阶段，将依赖于存储器中的结果的校正应用于差分对上游的跟随器级的电流源（SC1，SC2）。

3. 发明申请

WO2007000423A1 CIRCUIT ELECTRONIQUE A RESEAU DE PAIRES DIFFERENTIELLES DISYMETRIQUES 审中-公开
标题翻译：电子网络电路与对称差分对
公开(公告)号：WO2007000423A1
公开(公告)日：2007-01-04
申请号：PCT/EP2006/063518
申请日：2006-06-23
申请人： ATMEL GRENOBLE , BORE, François , BRUEL, Sandrine , WINGENDER, Marc
发明人： BORE, François , BRUEL, Sandrine , WINGENDER, Marc
IPC分类号： H03F3/45
CPC分类号： H03F3/45744 , H03F3/45085 , H03F3/45596 , H03F2203/45032 , H03F2203/45371 , H03M1/0607 , H03M1/141 , H03M1/362
摘要： L'invention concerne les circuits intégrés comportant un ensemble de paires différentielles identiques de deux transistors chacune (T1 , T2 ; T3, T4) dont l'un reçoit sur sa base une tension variable (Vinp, Vinn) et dont l'autre reçoit sur sa base une tension de référence fixe (Vrefp, Vrefn). Pour réduire la dispersion des tensions d'offset de ces paires différentielles, on prévoit que le transistor (T2, T4) qui reçoit une tension de référence fixe a une surface d'émetteur au moins deux fois plus grande que le transistor (T1 , T3) qui reçoit sur sa base une tension variable. Application aux circuits à repliement de signal et aux convertisseurs analogiques-numériques utilisant des paires différentielles de transistors.
摘要翻译：本发明涉及集成电路，其包括一组相同的差分对的两个晶体管（T1，T2; T3，T4），一组在其基极上接收可变电压（Vinp，Vinn），另一个接收固定的参考电压（Vrefp，Vrefn）。为了减小所述差分对的偏移电压的偏差，接收固定参考电压的晶体管（T2，T4）的发射表面至少是接收可变电压的晶体管（T1，T3）的两倍在其基础上。本发明适用于使用差分对晶体管的混叠电路和模数转换器。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式