专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2017135111A1 回路基板および回路基板の製造方法审中-公开
标题翻译：电路板和制造电路板的方法
公开(公告)号：WO2017135111A1
公开(公告)日：2017-08-10
申请号：PCT/JP2017/002396
申请日：2017-01-24
申请人：富士ゼロックス株式会社 , 株式会社野田スクリーン
发明人：井口　大介 , 服部　篤典
IPC分类号： H05K3/46 , H01L23/12 , H05K1/16
CPC分类号： H01L24/17 , H01L21/4875 , H01L23/492 , H01L23/5223 , H01L23/528 , H01L23/53214 , H01L24/13 , H01L24/16 , H01L24/81 , H01L25/16 , H01L25/50 , H01L2224/13144 , H01L2224/16225 , H01L2924/15174 , H01L2924/15311 , H01L2924/19041 , H01L2924/19105 , H01L2924/00014
摘要：回路基板は、基材と、前記基材上に設けられた第１の金属層と、当該第１の金属層上に設けられた誘電体層と、当該誘電体層上に設けられた第２の金属層とを有するキャパシタ層と、を備える。前記第１の金属層は、前記基材上に設けられ前記キャパシタ層を介して回路部品に電流を供給するキャパシタ素子の第１の端子が接続される、前記誘電体層から露出した第１の電極領域を有し、前記第２の金属層は、前記キャパシタ素子の第２の端子が接続される、当該第２の金属層が露出した第２の電極領域を有する。
摘要翻译：
所述电路板包括：衬底，设置在衬底上的第一金属层，设置在第一金属层上的介电层，介电并在该层上提供第二金属层。第一金属层，将电流供给到通过形成在基板上的电容器层的电路部件的电容元件的第一端子连接起来，第一从电介质层暴露并且第二金属层具有第二电极区域，电容器元件的第二端子连接到第二电极区域并且第二金属层被暴露在第二电极区域中。

2. 发明申请

WO2015199219A1 熱塩基発生剤、熱硬化性樹脂組成物、硬化膜、硬化膜の製造方法および半導体デバイス审中-公开
标题翻译：热碱基发生器，热固性树脂组合物，固化膜，固化膜制造方法和半导体器件
公开(公告)号：WO2015199219A1
公开(公告)日：2015-12-30
申请号：PCT/JP2015/068507
申请日：2015-06-26
申请人：富士フイルム株式会社
发明人：小山　一郎
IPC分类号： C09K3/00 , C08K5/17 , C08L101/00 , G03F7/004
CPC分类号： C08K5/19 , B05D3/007 , C08K5/17 , C08K5/18 , C08K5/3462 , C08L101/00 , C09D179/08 , C09D179/085 , C09K3/00 , G03F7/004 , H01L21/76834 , H01L23/5329 , H01L2224/16145 , H01L2224/16225 , H01L2924/15174
摘要：　熱硬化性樹脂の環化を低温で行うことができ、安定性に優れた熱硬化性樹脂組成物を調製できる熱塩基発生剤、熱硬化性樹脂組成物、硬化膜、硬化膜の製造方法および半導体デバイスを提供する。　この熱塩基発生剤は、４０℃以上に加熱すると塩基を発生する酸性化合物、および、ｐＫａ１が０～４のアニオンとアンモニウムカチオンとを有するアンモニウム塩から選ばれる少なくとも一種を含む。酸性化合物は、アンモニウム塩および／または下記一般式（１）で表される化合物であることが好ましい。Ａ 1 はｐ価の有機基を表し、Ｒ 1 は１価の有機基を表し、Ｌ 1 は（ｍ＋１）価の有機基を表し、ｍは１以上の整数を表し、ｐは１以上の整数を表す。
摘要翻译：提供一种能够在低温下使热固化性树脂环化的热基发生体，可以制备稳定性优异的热固性树脂组合物。还提供了热固性树脂组合物，固化膜，固化膜制造方法和半导体器件。热碱发生器包括至少一种选自以下的物质：含有铵阳离子和pKa1为0至4的阴离子的铵盐; 和当加热至至少40℃时产生碱的酸性化合物。酸性化合物优选为铵盐和/或由通式（1）表示的化合物，其中A1表示p价有机基团，R1表示一价有机基团，L1表示（m + 1）价有机基团组，m表示正整数，p表示正整数。

3. 发明申请

WO2015098851A1 両面セパレータ付き封止用シート、及び、半導体装置の製造方法审中-公开
标题翻译：用双面分离器提供的密封片和制造半导体器件的方法
公开(公告)号：WO2015098851A1
公开(公告)日：2015-07-02
申请号：PCT/JP2014/083928
申请日：2014-12-22
申请人：日東電工株式会社
发明人：飯野　智絵 , 石坂　剛 , 盛田　浩介 , 志賀　豪士
IPC分类号： H01L21/56 , H01L21/60 , H01L23/14 , H01L23/32 , H01L25/065 , H01L25/07 , H01L25/18
CPC分类号： H01L21/568 , C09J7/25 , C09J7/40 , C09J7/401 , C09J163/00 , C09J183/04 , C09J2203/326 , H01L21/561 , H01L21/6836 , H01L21/78 , H01L23/12 , H01L23/293 , H01L23/3121 , H01L23/32 , H01L23/49838 , H01L23/5389 , H01L24/81 , H01L24/83 , H01L24/97 , H01L25/065 , H01L25/07 , H01L25/18 , H01L2221/68386 , H01L2224/16235 , H01L2224/32225 , H01L2224/73104 , H01L2224/73204 , H01L2224/97 , H01L2924/0002 , H01L2924/15174 , H01L2924/181 , H01L2924/18161 , H01L2924/00 , H01L2224/16225 , H01L2224/81 , H01L2224/83
摘要：　封止用シートと、封止用シートの一方の面に積層されたセパレータＡと、封止用シートの他方の面に積層されたセパレータＢとを備え、封止用シートとセパレータＡとの間の剥離力をＦ１、封止用シートとセパレータＢとの間の剥離力をＦ２、封止用シートの厚みをｔ、封止用シートの面積をＡとしたときに、これらが特定の関係を満たす両面セパレータ付き封止用シート。
摘要翻译：具有双面隔板的密封片，设置有密封片，层叠在密封片的一侧的隔膜（A）和层叠在密封片的另一侧的隔膜（B），分离力F1 在密封片和隔片（A）之间，密封片和隔膜（B）之间的分离力F2，密封片的厚度t和密封片的面积A满足特定关系。

4. 发明申请

WO2014013339A1 OVERCOMING MULTIPLE REFLECTIONS IN PACKAGES AND CONNECTORS AT HIGH SPEED BROADBAND SIGNAL ROUTING 审中-公开
标题翻译：在高速宽带信号路由中包含多个反射和连接器
公开(公告)号：WO2014013339A1
公开(公告)日：2014-01-23
申请号：PCT/IB2013/002001
申请日：2013-07-16
申请人： MARVELL WORLD TRADE LTD.
发明人： BEN ARTSI, Liav
IPC分类号： H01L23/66 , H05K1/02
CPC分类号： H04L25/03878 , H01L23/66 , H01L2224/16225 , H01L2224/48091 , H01L2924/15174 , H01L2924/15311 , H01L2924/30107 , H01L2924/3011 , H03H7/38 , H05K1/0243 , H05K1/025 , H05K3/3436 , H01L2924/00014 , H01L2924/00
摘要： Discussed herein is a semiconductor package and a method of overcoming multiple reflections while transmitting high speed broadband signals through the semiconductor package. The semiconductor package includes at least one trace having a first terminal that is configured to receive a broadband signal and a second terminal configured to output the broadband signal. The semiconductor package includes a stub which is positioned along a longitudinal length of the trace and is configured to reduce broadband reflections in the trace by causing multi-frequency reflections to destructively interfere with at least some broadband reflections in the trace that occur due to impedance discontinuities. The stub parameters such as stub length, stub impedance and the location of the stub along the trace can be determined to minimize signal degradation.
摘要翻译：这里讨论的是半导体封装和在通过半导体封装传输高速宽带信号的同时克服多次反射的方法。半导体封装包括至少一个迹线，其具有被配置为接收宽带信号的第一端子和被配置为输出宽带信号的第二端子。半导体封装包括沿着迹线的纵向长度定位的短截线，并且被配置为通过引起多频反射来破坏性地干扰由于阻抗不连续而发生的迹线中的至少一些宽带反射而减小迹线中的宽带反射。可以确定短截线参数，例如短截线长度，短截线阻抗和沿着迹线的短截线位置以最小化信号劣化。

5. 发明申请

WO2013125362A1 高周波スイッチモジュール审中-公开
标题翻译：高频开关模块
公开(公告)号：WO2013125362A1
公开(公告)日：2013-08-29
申请号：PCT/JP2013/052986
申请日：2013-02-08
申请人：株式会社村田製作所
发明人：村瀬永徳 , 上嶋孝紀 , 山本宗禎
IPC分类号： H04B1/40 , H04B1/38
CPC分类号： H01L23/66 , H01L23/5226 , H01L23/5286 , H01L27/0207 , H01L2224/16227 , H01L2224/16235 , H01L2924/00014 , H01L2924/15174 , H01L2924/15313 , H04B1/48 , H01L2224/0401
摘要：　駆動電源信号および制御信号と通信信号との相互干渉が生じにくい高周波スイッチモジュールを実現する。高周波スイッチモジュール（１０）は、積層体（９００）とスイッチＩＣ（１１）とを備える。スイッチＩＣ（１１）は、積層体（９００）の天面に実装されている。スイッチＩＣ（１１）の駆動電源信号入力端子（ＰＩＣ（Ｖｄ））、制御信号入力端子（ＰＩＣ（Ｖｃ１），ＰＩＣ（Ｖｃ２），ＰＩＣ（Ｖｃ３））は、それぞれ直流電圧用導体（２４，２１，２２，２３）によって、直流系外部入力端子（ＰＭ１０，ＰＭ１１，ＰＭ１２，ＰＭ１３）に接続されている。直流電圧用導体（２４，２１，２２，２３）の層内導体は、積層体（９００）を積層方向に沿って見た状態で少なくとも一部が重なるように配置されている。
摘要翻译：实现了高频开关模块，其中不容易产生驱动电源信号与控制信号和通信信号之间的相互干扰。高频开关模块（10）设置有层压体（900）和开关IC（11）。开关IC（11）安装在层压体（900）的上表面。通过直流电压导体（24,21,22,23），驱动电源信号输入端子（PIC（Vd））和控制信号输入端子（PIC（Vc1），PIC（Vc2），（PIC（Vc3））分别连接到直流外部输入端子（PM10，PM11，PM12，PM13），直流电压导体（24,21,22,23）的层内导体以使得当沿着层压方向看时，至少一部分与层压体（900）重叠。

6. 发明申请

WO2012047011A1 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치 审中-公开
标题翻译：具有垂直结构的传输线过渡和使用陆地网阵列的单芯片封装
公开(公告)号：WO2012047011A1
公开(公告)日：2012-04-12
申请号：PCT/KR2011/007359
申请日：2011-10-05
申请人： 삼성전자주식회사 , 정동윤 , 최성태 , 김영환 , 최정환 , 김지훈 , 이제영 , 이동현
发明人： 정동윤 , 최성태 , 김영환 , 최정환 , 김지훈 , 이제영 , 이동현
IPC分类号： H01L23/12 , H01L23/48 , H01L23/485
CPC分类号： H05K1/0216 , H01L23/3677 , H01L23/49822 , H01L23/5385 , H01L23/66 , H01L24/16 , H01L24/48 , H01L24/73 , H01L25/0655 , H01L2223/6627 , H01L2223/6677 , H01L2224/16225 , H01L2224/16227 , H01L2224/16235 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2924/00014 , H01L2924/14 , H01L2924/1421 , H01L2924/15153 , H01L2924/15156 , H01L2924/15174 , H01L2924/15192 , H01L2924/15313 , H01L2924/15323 , H01L2924/15333 , H01L2924/30107 , H05K1/0204 , H05K1/181 , H01L2924/00012 , H01L2924/00 , H01L2224/0401 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： 본 발명은 단일 칩 패키지에 관한 것으로 랜드 그리드 어레이(LGA:Land Grid Arrary) 접합을 이용한 단일 칩 패키지를 위한 장치에 있어서, 적어도 하나 이상의 기판의 층(layer)을 가지고, 최 하위 기판의 층에 적어도 하나의 제 1 칩 영역 및 적어도 하나의 제 2 칩 영역을 구비하고, 상기 제 1 칩 영역에 접합된 적어도 하나의 집적회로 칩으로부터의 신호를 coaxial 형태 또는 CPW(Co-Planar Waveguide guide) 형태로 수직구조의 전송선로 트랜지션을 구성하고, 상기 최 하위 층에 PCB(Printed Circuit Board)와 연결하기 위한 LGA 접합 패드를 구비하는 다층 회로 기판과, 상기 제 1 칩 영역 및 상기 2칩 영역에 접합되는 적어도 하나의 집적회로 칩과, 상기 LGA 접합 패드를 통해 상기 다층 회로 기판과 LGA 접합으로 연결되는 상기 PCB를 포함하는 것을 특징으로 한다.
摘要翻译：本发明涉及信号芯片封装。一种使用平面栅格阵列（LGA）接合的单芯片封装的装置包括：多层基板，其中至少设有一个或多个基板层，并且至少一个第一芯片区域和至少一个第二芯片区域被限定在最下层基板层上，构成传输线路转换的多层基板具有垂直结构，用于发送从至少一个集成电路（IC）芯片输出的信号，该集成电路芯片以同轴形状或共面波导连接到第一芯片区域引导件（CPW）形状，并且包括连接到最下层上的印刷电路板（PCB）的LGA接头焊盘; 连接到所述第一芯片区域和所述第二芯片区域的至少一个IC芯片; 并且PCB LGA通过LGA接头垫连接并连接到多电路板。

7. 发明申请

WO2012040682A2 DIE-STACKING USING THROUGH-SILICON VIAS ON BUMPLESS BUILD-UP LAYER SUBSTRATES INCLUDING EMBEDDED-DICE, AND PROCESSES OF FORMING SAME 审中-公开
标题翻译：在包含嵌入式模块的无损建筑层基板上使用硅通孔进行模块堆叠以及形成相同的工艺
公开(公告)号：WO2012040682A2
公开(公告)日：2012-03-29
申请号：PCT/US2011/053175
申请日：2011-09-24
申请人： INTEL CORPORATION , GUZEK, John , NALLA, Ravi K. , SOTO GONZALEZ, Javier , DELANEY, Drew , POTHUKUCHI, Suresh , MAMODIA, Mohit , ZARBOCK, Edward , SWAN, Johanna
发明人： GUZEK, John , NALLA, Ravi K. , SOTO GONZALEZ, Javier , DELANEY, Drew , POTHUKUCHI, Suresh , MAMODIA, Mohit , ZARBOCK, Edward , SWAN, Johanna
IPC分类号： H01L23/48 , H01L21/60
CPC分类号： H01L23/5384 , H01L23/481 , H01L23/49816 , H01L23/49827 , H01L23/5389 , H01L24/24 , H01L24/48 , H01L24/73 , H01L24/82 , H01L25/03 , H01L25/0657 , H01L25/18 , H01L2224/16145 , H01L2224/16225 , H01L2224/24226 , H01L2224/48137 , H01L2224/48472 , H01L2224/73259 , H01L2225/06513 , H01L2225/06541 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01057 , H01L2924/014 , H01L2924/14 , H01L2924/15174 , H01L2924/15311 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： An apparatus includes a coreless substrate with a through-silicon via (TSV) embedded die that is integral to the coreless substrate. The apparatus includes a subsequent die that is coupled to the TSV die and that is disposed above the coreless substrate.
摘要翻译：一种装置包括具有与无芯衬底成一体的贯穿硅通孔（TSV）嵌入芯片的无芯衬底。该装置包括连接到TSV裸片并设置在无芯衬底之上的后续裸片。

8. 发明申请

WO2011111314A1 配線基板、電子装置およびノイズ遮蔽方法审中-公开
标题翻译：接线基板，电子设备和噪声屏蔽方法
公开(公告)号：WO2011111314A1
公开(公告)日：2011-09-15
申请号：PCT/JP2011/000911
申请日：2011-02-18
申请人：日本電気株式会社 , 鳥屋尾博 , 楠本学 , 小林直樹 , 安道徳昭
发明人：鳥屋尾　博 , 楠本　学 , 小林　直樹 , 安道　徳昭
IPC分类号： H05K1/02 , H05K3/46
CPC分类号： H05K1/0236 , H01L2224/16225 , H01L2924/15174 , H01L2924/16152 , H05K1/024 , H05K1/0243 , H05K1/0298 , H05K1/116 , H05K1/162 , H05K1/165 , H05K2201/09618 , H05K2201/09663 , H05K2201/0969 , H05K2201/0979 , H05K2201/10371 , H05K2201/10674
摘要：　配線基板（１００）は、Ｄ層（１４０）に間隙（１４７）を隔てて配される電源プレーン（１４１、１４３）と、電源プレーン（１４１、１４３）の少なくとも一つと、電子素子（１８１）とを電気的に接続する接続部材（１８２、１８３、１８４）と、繰り返し配列されることによって、間隙（１４７）の少なくとも一部と接続部材（１８２、１８３、１８４）とを包含する第１の領域を囲う複数の導体エレメント（１２１）と、Ａ層（１１０）またはＧ層（１７０）に位置し、第１の領域に対向する領域と導体エレメント（１２１）と対向する領域とを包含する第２の領域または第３の領域に延在しているグラウンドプレーン（１１１、１７１）と、を備える。
摘要翻译：配线基板（100）具备：配置在间隙（147）的任一侧上的D层（140）的电源面（141,143）。电连接至少一个电源平面（141,143）和电子元件（181）的连接构件（182,183,184）; 通过以重复的方式布置的多个导体元件（121）围绕包括连接构件（182,183,184）和间隙（147）的至少一部分的第一区域; 以及布置在A层（110）或G层（170）中并且延伸到包含面向第一区域的区域的第三区域或第二区域的接地平面（111,171），以及面向导体元件（121）。

9. 发明申请

WO2010121230A1 COOLING DEVICE, ELECTRONIC SUBSTRATE AND ELECTRONIC DEVICE 审中-公开
标题翻译：冷却装置，电子基板和电子装置
公开(公告)号：WO2010121230A1
公开(公告)日：2010-10-21
申请号：PCT/US2010/031526
申请日：2010-04-16
申请人： MOLEX INCORPORATED , NAGASAWA, Hideo
发明人： NAGASAWA, Hideo
IPC分类号： H01L23/427 , H01L23/36 , H05K1/14 , H05K7/20
CPC分类号： H01L23/427 , H01L2224/16225 , H01L2924/00011 , H01L2924/00014 , H01L2924/15174 , H05K1/0206 , H05K1/0207 , H05K1/0272 , H05K2203/083 , H01L2224/0401
摘要： A cooling device is provided. The cooling device is equipped with an electronic substrate on which a heating element has been mounted, and comprises a thermal diffusion unit of a plate-like shape. A front surface of the thermal diffusion unit thermally contacts a first circuit mounting surface of the electronic substrate. A rear face of the thermal diffusion unit thermally contacts a second circuit mounting surface of the electronic substrate. And, the thermal diffusion unit diffuses heat from the heating element according to vaporization and condensation principles of a refrigerant sealed therein.
摘要翻译：提供冷却装置。冷却装置配备有安装有加热元件的电子基板，并且包括板状形状的热扩散单元。热扩散单元的前表面热接触电子基板的第一电路安装表面。热扩散单元的后表面与电子基板的第二电路安装表面热接触。并且，热扩散单元根据其中密封的制冷剂的蒸发和冷凝原理从加热元件扩散热量。

10. 发明申请

WO2010064467A1 多層プリント配線板、及び、多層プリント配線板の製造方法审中-公开
标题翻译：多层印刷线路板及制造多层印刷线路板的方法
公开(公告)号：WO2010064467A1
公开(公告)日：2010-06-10
申请号：PCT/JP2009/062683
申请日：2009-07-13
申请人：イビデン株式会社
发明人：竹中　芳紀 , 中村　武志
IPC分类号： H05K3/46 , H05K3/22
CPC分类号： H05K3/465 , H01L23/49822 , H01L23/49827 , H01L23/49838 , H01L2221/68345 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/16 , H01L2224/16225 , H01L2924/00014 , H01L2924/01004 , H01L2924/01019 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/15174 , H01L2924/15311 , H01L2924/3011 , H05K2201/0373 , H05K2201/0949 , H05K2201/09736 , H05K2201/10674 , Y10T29/49126 , Y10T29/49128 , Y10T29/4913 , Y10T29/49155 , Y10T29/49156 , Y10T29/49165 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
摘要：【課題】プレーン層を平坦に形成できる多層プリント配線板の製造方法を提供する。【解決手段】上層の層間樹脂絶縁層１５０のプレーン導体形成用の凹部１５３ａに凸部１５０ａが形成されている。このため、プレーン導体形成用の凹部１５３ａに銅めっきを充填する際に、該凹部１５３ａの側壁及び底面のみでなく、凸部１５０ａの周囲側壁でも銅が析出する。これにより、プレーン層１５９を平坦に形成することができる。
摘要翻译：一种多层印刷线路板的制造方法，其中可以平坦地形成平面层。在上层的层间树脂绝缘层（150）中的平面导体形成用凹部（153a）中形成突出部（150a）。因此，当用于平面导体形成的凹部（153a）填充有铜电镀时，铜不仅沉积在凹部（153a）的侧壁和底表面上，而且沉积在突出部分（150a）的侧壁上）。结果，平面层（159）可以形成为平坦的。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式