专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2016085900A1 POLY SANDWICH FOR DEEP TRENCH FILL 审中-公开
公开(公告)号：WO2016085900A1
公开(公告)日：2016-06-02
申请号：PCT/US2015/062265
申请日：2015-11-24
申请人： TEXAS INSTRUMENTS INCORPORATED , TEXAS INSTRUMENTS JAPAN LIMITED
发明人： HU, Binghua , PENDHARKAR, Sameer, P. , JACOBS, Jarvis, Benjamin
IPC分类号： H01L21/762
CPC分类号： H01L29/41 , H01L21/02164 , H01L21/02255 , H01L21/02532 , H01L21/02595 , H01L21/2253 , H01L21/26513 , H01L21/32155 , H01L21/324 , H01L21/743 , H01L21/763 , H01L28/20 , H01L28/40 , H01L29/407 , H01L29/45 , H01L29/945
摘要： A semiconductor device (100) is formed by forming a deep trench (120) in a substrate (102) and a dielectric liner (116) on sidewalls (118) of the deep trench (120). A first undoped polysilicon layer (122) is formed on the semiconductor device (100), extending into the deep trench (120) on the dielectric liner (116), but not filling the deep trench (120). Dopants are implanted into the first polysilicon layer (122). A second layer of polysilicon (124) is formed on the first layer of polysilicon (122). A thermal drive anneal activates and diffuses the dopants. In one version, the dielectric liner (116) is removed at the bottom of the deep trench (120) before the first polysilicon layer (122) is formed, so that the polysilicon (122) in the deep trench (120) provides a contact to the substrate (102). In another version, the polysilicon (122) in the deep trench (120) is isolated from the substrate (102) by the dielectric liner (116).
摘要翻译：半导体器件（100）通过在深沟槽（120）的侧壁（118）上形成衬底（102）中的深沟槽（120）和电介质衬垫（116）而形成。第一未掺杂多晶硅层（122）形成在半导体器件（100）上，延伸到介电衬垫（116）上的深沟槽（120）中，但不填充深沟槽（120）。将掺杂剂注入到第一多晶硅层（122）中。在第一多晶硅层（122）上形成第二层多晶硅（124）。热驱动退火激活并扩散掺杂剂。在一种形式中，在形成第一多晶硅层（122）之前，在深沟槽（120）的底部去除电介质衬垫（116），使得深沟槽（120）中的多晶硅（122）提供接触到基底（102）。在另一种形式中，深沟槽（120）中的多晶硅（122）通过电介质衬垫（116）与衬底（102）隔离。

2. 发明申请

WO2016048753A1 INTEGRATION OF ELECTRONIC ELEMENTS ON THE BACKSIDE OF A SEMICONDUCTOR DIE 审中-公开
标题翻译：电子元件在半导体器件背面的集成
公开(公告)号：WO2016048753A1
公开(公告)日：2016-03-31
申请号：PCT/US2015/050439
申请日：2015-09-16
申请人： QUALCOMM INCORPORATED
发明人： RAMACHANDRAN, Vidhya , RAY, Urmi
IPC分类号： H01L23/60 , H01L23/48 , H01L25/065 , H01L27/06
CPC分类号： H05K1/181 , H01L23/3128 , H01L23/481 , H01L23/60 , H01L24/05 , H01L24/06 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/32 , H01L24/73 , H01L25/0657 , H01L27/0629 , H01L27/0694 , H01L28/40 , H01L29/945 , H01L2224/0401 , H01L2224/05009 , H01L2224/05568 , H01L2224/06181 , H01L2224/13025 , H01L2224/131 , H01L2224/16145 , H01L2224/16146 , H01L2224/16225 , H01L2224/1703 , H01L2224/17181 , H01L2224/32145 , H01L2224/32225 , H01L2224/73204 , H01L2225/06513 , H01L2225/06517 , H01L2225/06544 , H01L2225/06568 , H01L2924/10253 , H01L2924/1203 , H01L2924/1304 , H01L2924/14 , H01L2924/15311 , H05K1/115 , H05K3/301 , H05K3/303 , H05K3/4038 , H05K2201/10166 , H05K2201/10174 , H05K2201/10515 , H01L2924/014 , H01L2924/00
摘要： Systems and methods include a first semiconductor die (100) with a substrate (104) having a first side (102) and a second side (106) opposite to the first side. A first set of electronic elements (110a) is integrated on the first side. A second set of electronic elements (108a, b,c) is integrated on the second side. One or more through- substrate vias (112) through the substrate are used to couple one or more of the first set of electronic elements and one or more of the second set of electronic elements. The through-substrate vias may be through-silicon vias (TSVs) or a through-glass vias (TGVs). The first semiconductor die (100) may be stacked with a second semiconductor die (202), with the first side or the second side of the first semiconductor die interfacing an active side of the second semiconductor die.
摘要翻译：系统和方法包括具有衬底（104）的第一半导体管芯（100），其具有第一侧面（102）和与第一侧面相对的第二侧面（106）。第一组电子元件（110a）集成在第一侧上。第二组电子元件（108a，b，c）被集成在第二侧上。通过衬底的一个或多个贯穿衬底通孔（112）用于耦合第一组电子元件和第二组电子元件中的一个或多个的一个或多个。贯通衬底通孔可以是硅通孔（TSV）或透玻璃通孔（TGV）。第一半导体管芯（100）可以与第二半导体管芯（202）堆叠，第一半导体管芯的第一侧或第二侧与第二半导体管芯的有源侧相接。

3. 发明申请

WO2007069292A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2007069292A1
公开(公告)日：2007-06-21
申请号：PCT/JP2005/022793
申请日：2005-12-12
申请人：富士通株式会社 , 浅野正義 , 鈴木嘉之 , 伊藤哲也 , 和田一
发明人：浅野正義 , 鈴木嘉之 , 伊藤哲也 , 和田一
IPC分类号： H01L21/8242 , H01L21/8234 , H01L21/8238 , H01L27/06 , H01L27/092 , H01L27/10 , H01L27/108
CPC分类号： H01L29/66181 , H01L21/84 , H01L27/0629 , H01L27/1052 , H01L27/10829 , H01L27/1087 , H01L27/10894 , H01L29/945
摘要：　半導体装置の製造方法において、半導体基板（１１）に、素子分離用のトレンチ（１４）を形成し、半導体基板の全面に、絶縁薄膜（１２、７２）を介して、前記トレンチを埋め込んでしまわない厚さの第１のポリシリコン膜（１５ａ、３５ａ）を形成し、前記第１のポリシリコン膜の所定の箇所に、基板表面への不純物の突き抜けが起きないエネルギーで、不純物の注入を行い、前記第１のポリシリコン膜上に、トランジスタの動作に必要な膜厚を確保する厚さの第２のポリシリコン膜（１５ｂ、３５ｂ）を形成し、前記第１および第２のポリシリコン膜を所定の形状に加工して、トレンチキャパシタ用のセルプレート電極（１６、４６）と、トランジスタのゲート電極（１７、４７、４９ｎ、４９ｐ）を同時に形成する。
摘要翻译：在制造半导体器件的方法中，通过形成用于晶体管的沟槽（14）同时形成用于沟槽电容器的单元板电极（16,46）和用于晶体管的栅电极（17,47,49n，49p）在半导体衬底（11）中的隔离，通过半导体衬底上的绝缘薄膜（12,72）以不填充沟槽的厚度形成第一多晶硅膜（15a，35a），将杂质注入在第一多晶硅膜上以不导致杂质突出到衬底表面的能级的预定位置，在第一多晶硅膜上以厚度形成第二多晶硅膜（15b，35b）以确保所需的膜厚度晶体管工作，并且将第一和第二多晶硅膜处理成预定形状。

4. 发明申请

WO2007054858A2 INTEGRATED CAPACITOR ARRANGEMENT FOR ULTRAHIGH CAPACITANCE VALUES 审中-公开
标题翻译：用于超高电容值的集成电容器布置
公开(公告)号：WO2007054858A2
公开(公告)日：2007-05-18
申请号：PCT/IB2006/054063
申请日：2006-11-02
申请人： KONINKLIJKE PHILIPS ELECTRONICS N.V. , ROOZEBOOM, Freddy , KLOOTWIJK, Johan, H. , KEMMEREN, Antonius, L., A., M. , REEFMAN, Derk , VERHOEVEN, Johannes, F., C., M.
发明人： ROOZEBOOM, Freddy , KLOOTWIJK, Johan, H. , KEMMEREN, Antonius, L., A., M. , REEFMAN, Derk , VERHOEVEN, Johannes, F., C., M.
CPC分类号： H01L28/91 , H01L27/0805 , H01L27/1087 , H01L29/945
摘要： The present invention relates to an electronic device (300) comprising at least one trench capacitor (302) that can also take the form of an inverse structure, a pillar capacitor. An alternating layer sequence (308) of at least two dielectric layers (312, 316) and at least two electrically conductive layers (314, 318) is provided in the trench capacitor or on the pillar capacitor, such that the at least two electrically conductive layers are electrically isolated from each other and from the substrate by respective ones of the at least two dielectric layers. A set of internal contact pads (332, 334, 340) is provided, and each internal contact pad is connected with a respective one of the electrically conductive layers or with the substrate. By providing an individual internal contact pad for each of the electrically conductive layers, a range of switching opportunities is opened up that allows tuning the specific capacitance of the capacitor to a desired value. The electronic device of the invention thus provides a flexible trench-capacitor manufacturing platform for a multitude of combinations of electrically conductive layers with each other, or, when multiple trenches are used, between electrically conductive layers of different trench capacitors. On-chip applications such as a charge-pump circuit or a DC-to-DC voltage converter are claimed that benefit from the ultra-high capacitance density and the high breakdown voltage that can be achieved with the electronic device of the invention.
摘要翻译：本发明涉及包括至少一个沟槽电容器（302）的电子器件（300），所述沟槽电容器也可以采取反转结构的形式，即柱电容器。在沟槽电容器或柱电容器中提供至少两个电介质层（312,316）和至少两个导电层（314,318）的交替层序列（308），使得至少两个导电层通过所述至少两个电介质层中的相应电介质层将所述层彼此电隔离并且与所述衬底电隔离。提供一组内部接触垫（332,334,340），并且每个内部接触垫与相应的一个导电层或与衬底连接。通过为每个导电层提供单独的内部接触垫，打开一定范围的开关机会，允许将电容器的比电容调整到期望值。因此，本发明的电子设备提供了用于导电层彼此之间的多种组合或者当使用多个沟槽时在不同沟槽电容器的导电层之间的柔性沟槽电容器制造平台。据称，诸如电荷泵电路或DC-DC电压转换器之类的片上应用受益于可用本发明的电子器件实现的超高电容密度和高击穿电压。 p>

5. 发明申请

WO9844522A3 CAPACITOR STRUCTURE 审中-公开
标题翻译：电容结构
公开(公告)号：WO9844522A3
公开(公告)日：1999-01-07
申请号：PCT/DE9800817
申请日：1998-03-19
申请人： SIEMENS AG , LOSEHAND REINHARD
发明人： LOSEHAND REINHARD
IPC分类号： H01L29/94 , H01G4/00
CPC分类号： H01L29/945
摘要： The invention relates to a capacitor structure. According to the invention, a plurality of blind holes is provided in a first electrically conductive layer, said blind holes extending from a first main surface of said first electrically conductive layer. The inside walls of the blind holes are provided with a dielectric layer, a second electrically conductive layer being arranged on said dielectric layer. The edge area of the capacitor is covered by an insulating layer and the second electrically conductive layer is provided with a multi-layer contact metallic coating.

6. 发明申请

WO98044522A2 CAPACITOR STRUCTURE 审中-公开
标题翻译：电容器结构
公开(公告)号：WO98044522A2
公开(公告)日：1998-10-08
申请号：PCT/DE1998/000817
申请日：1998-03-19
IPC分类号： H01L29/94 , H01G4/00
CPC分类号： H01L29/945
摘要： The invention relates to a capacitor structure. According to the invention, a plurality of blind holes is provided in a first electrically conductive layer, said blind holes extending from a first main surface of said first electrically conductive layer. The inside walls of the blind holes are provided with a dielectric layer, a second electrically conductive layer being arranged on said dielectric layer. The edge area of the capacitor is covered by an insulating layer and the second electrically conductive layer is provided with a multi-layer contact metallic coating.
摘要翻译：其中从所述第一导电层的盲孔的第一主表面上的多个出射在第一导电层设置电容器结构。盲孔的内壁设置有介电层在其上的第二导电层。电容器边缘区被覆盖有绝缘层和所述第二导电层上设置有Mehrschichtkontaktmetallisierung。

7. 发明申请

WO2010091918A1 METHOD AND STRUCTURE FOR FORMING DEVICES ON THE FRONT SIDE AND CAPACITORS ON THE BACK SIDE OF A WAFER 审中-公开
标题翻译：在前置侧面和前端的电容器上形成设备的方法和结构
公开(公告)号：WO2010091918A1
公开(公告)日：2010-08-19
申请号：PCT/EP2010/050627
申请日：2010-01-20
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION , IBM UNITED KINGDOM LIMITED , BOOTH, Roger, Allen, Jr. , CHENG, Kangguo , HANNON, Robert , TODI, Ravi , WANG, Geng
发明人： BOOTH, Roger, Allen, Jr. , CHENG, Kangguo , HANNON, Robert , TODI, Ravi , WANG, Geng
IPC分类号： H01L27/06 , H01L27/07 , H01L21/334 , H01L29/94 , H01L21/02
CPC分类号： H01L29/945 , H01L27/0605 , H01L27/0733 , H01L27/1203 , H01L28/90 , H01L29/66181
摘要： A method of forming a semiconductor structure includes providing a wafer (100). Devices (125) are formed on a front side of the wafer. A through-silicon-via (120) is formed on a substrate of the wafer. Deep trenches are formed on a back side of the wafer. A deep trench capacitor (170) is formed in the deep trenches. The through-silicon-via connects the deep trench capacitor to the devices.
摘要翻译：形成半导体结构的方法包括提供晶片（100）。器件（125）形成在晶片的前侧。在晶片的基板上形成贯通硅通孔（120）。深沟槽形成在晶片的背面。在深沟槽中形成深沟槽电容器（170）。直通硅通孔将深沟槽电容器连接到器件。

8. 发明申请

WO2009150600A1 ENHANCED SURFACE AREA STRUCTURE 审中-公开
标题翻译：增强表面结构
公开(公告)号：WO2009150600A1
公开(公告)日：2009-12-17
申请号：PCT/IB2009/052419
申请日：2009-06-08
申请人： NXP B.V. , KONINKLIJKE PHILIPS ELECTRONICS N.V. , KOCHUPURACKAL, Jinesh Balakrishna Pillai , ROOZEBOOM, Freddy , KLOOTWIJK, Johan Hendrik , DEKKERS, Wouter
发明人： KOCHUPURACKAL, Jinesh Balakrishna Pillai , ROOZEBOOM, Freddy , KLOOTWIJK, Johan Hendrik , DEKKERS, Wouter
IPC分类号： H01L21/02 , H01L29/94
CPC分类号： H01L29/945 , H01L28/84
摘要： A structure with a higher surface area than the area occupied by the structure has a number of pillars (2), the pillars being hollow having an opening (6) extending into the pillar. An intermediate layer is provided on the surface of the pillar and an electrode fills the spaces between the pillars (2). The structure has an enhanced structural stability reducing potential damage especially during manufacture. The structure may be used for capacitors or batteries, for example.
摘要翻译：具有比结构占据的面积更高的表面积的结构具有多个柱（2），柱是中空的，具有延伸到柱中的开口（6）。在柱的表面上设置中间层，并且电极填充柱（2）之间的空间。该结构具有增强的结构稳定性，减少潜在的损害，特别是在制造过程中。例如，该结构可以用于电容器或电池。

9. 发明申请

WO2008063592A2 CIRCUIT CONFIGURATION AND MANUFACTURING PROCESSES FOR VERTICAL TRANSIENT VOLTAGE SUPPRESSOR (TVS) AND EMI FILTER 审中-公开
标题翻译：用于垂直瞬态电压抑制器（TVS）和EMI滤波器的电路配置和制造工艺
公开(公告)号：WO2008063592A2
公开(公告)日：2008-05-29
申请号：PCT/US2007024149
申请日：2007-11-16
申请人： ALPHA & OMEGA SEMICONDUCTOR , MALLIKARARJUNASWAMI SHEKAR
发明人： MALLIKARARJUNASWAMI SHEKAR , BOBDE MADHUR
IPC分类号： H01L27/06 , H01L21/22
CPC分类号： H01L27/0727 , H01L29/0611 , H01L29/1004 , H01L29/407 , H01L29/66303 , H01L29/7304 , H01L29/7322 , H01L29/861 , H01L29/8618 , H01L29/866 , H01L29/945 , H01L2924/0002 , H01L2924/00
摘要： A vertical TVS (VTVS) circuit includes a semiconductor substrate for supporting the VTVS device thereon having a heavily doped layer extending to the bottom of substrate. Deep trenches are provided for isolation between multi-channel VTVS. Trench gates are also provided for increasing the capacitance of VTVS with integrated EMI filter.
摘要翻译：垂直TVS（VTVS）电路包括用于在其上支撑VTVS器件的半导体衬底，其具有延伸到衬底底部的重掺杂层。提供深沟槽用于多声道VTVS之间的隔离。还提供沟槽门，以增加集成EMI滤波器的VTVS电容。

10. 发明申请

WO2004017394A1 VERFAHREN ZUM VERTIKALEN STRUKTURIEREN VON SUBSTRATEN IN DER HALBLEITERPROZESSTECHNIK MITTELS INKONFORMER ABSCHEIDUNG 审中-公开
标题翻译： FOR垂直结构的半导体工艺技术与基体结合法分离INKONFORMER手段
公开(公告)号：WO2004017394A1
公开(公告)日：2004-02-26
申请号：PCT/DE2003/002438
申请日：2003-07-21
申请人： INFINEON TECHNOLOGIES AG , HECHT, Thomas , GOLDBACH, Matthias , SCHRÖDER, Uwe
发明人： HECHT, Thomas , GOLDBACH, Matthias , SCHRÖDER, Uwe
IPC分类号： H01L21/285
CPC分类号： C23C16/045 , C23C16/45525 , H01L21/3065 , H01L21/3141 , H01L27/10808 , H01L27/10829 , H01L27/10852 , H01L27/1087 , H01L29/66181 , H01L29/945
摘要： Auf einer reliefartig strukturierten Substratoberfläche (101) eines Substrats (1), typischerweise eines Halbleiterwafers, wird mittels eines Abscheideverfahrens ( tomic layer deposition; ADL) zur Substratoberfläche (101) geneigten oder vertikalen Prozessflächen (2) eine Deckschicht (3) vorgesehen, die durch Begrenzen einer Prozessmenge mindestens eines Vorstufenmaterials und/oder durch zeitliche Begrenzung des Abscheideverfahrens auf einfache Weise bereits in einer zur Substratoberfläche (101) vertikalen Richtung strukturiert und als funktionale Schicht oder Maske für folgende Prozessschritte ausgebildet wird.
摘要翻译：在基板（1），通常是半导体晶片，的浮雕状结构化基底表面（101）通过沉积（托米奇层沉积; ADL）的手段来在基板表面（101）倾斜的或垂直过程表面（2）上设置的覆盖层（3）由形成限制和/或通过在基片表面（101）垂直的方向的结构以简单的方式已经和形成为用于以下工艺步骤的功能层或掩模沉积的时间限制的至少一种前体材料的过程量。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式