专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2017020345A1 阵列基板及其制作方法审中-公开
公开(公告)号：WO2017020345A1
公开(公告)日：2017-02-09
申请号：PCT/CN2015/087002
申请日：2015-08-14
申请人：深圳市华星光电技术有限公司
发明人：王聪 , 杜鹏
IPC分类号： H01L27/12 , H01L21/77
CPC分类号： H01L27/124 , H01L21/2253 , H01L21/26513 , H01L29/4908 , H01L29/66757 , H01L29/78618 , H01L29/78675
摘要：一种阵列基板及其制作方法。方法包括：在玻璃基板（101）上生长多晶硅层（103）；对多晶硅层（103）两侧进行重掺杂并进行活化处理，形成重掺杂区（105）；在重掺杂区（105）上生长第一金属层（106），形成源/漏极；在多晶硅层（103）上依次生长栅绝缘层（108）和第二金属层（109），形成栅极，其中第二金属层（109）材料为金属铝。通过以上方式，可以改进活化工艺流程，能够减小产品金属线的RC延迟，实现产品的大尺寸化。

2. 发明申请

WO2016204227A1 半導体装置および半導体装置の製造方法审中-公开
标题翻译：半导体器件及制造半导体器件的方法
公开(公告)号：WO2016204227A1
公开(公告)日：2016-12-22
申请号：PCT/JP2016/067935
申请日：2016-06-16
申请人：富士電機株式会社
发明人：田村　隆博 , 小野澤　勇一 , 吉村　尚 , 瀧下　博 , 山野　彰生
IPC分类号： H01L29/861 , H01L21/263 , H01L21/265 , H01L21/322 , H01L21/329 , H01L21/336 , H01L29/12 , H01L29/739 , H01L29/78 , H01L29/868
CPC分类号： H01L29/0834 , H01L21/2253 , H01L21/263 , H01L21/265 , H01L21/266 , H01L21/322 , H01L21/324 , H01L27/0664 , H01L29/1095 , H01L29/12 , H01L29/32 , H01L29/36 , H01L29/66136 , H01L29/739 , H01L29/7397 , H01L29/7802 , H01L29/8613
摘要：不純物がドープされた半導体基板と、半導体基板の表面側に設けられた表面側電極と、半導体基板の裏面側に設けられた裏面側電極とを備え、半導体基板は、半導体基板の裏面側に配置され、不純物濃度が１以上のピークを有するピーク領域と、ピーク領域よりも表面側に配置され、不純物濃度が１以上のピークよりもなだらかな高濃度領域と、高濃度領域よりも表面側に配置され、高濃度領域よりも不純物濃度が低い低濃度領域とを有する半導体装置を提供する。
摘要翻译：提供了一种半导体器件，其具有：掺杂有杂质的半导体衬底; 设置在半导体衬底的正面侧的正面侧电极; 以及设置在半导体基板的背面侧的反面侧电极。半导体衬底包括：峰值区域，其设置在半导体衬底的反面侧，其杂质浓度具有至少一个峰; 高浓度区域，其设置成比所述峰值区域更靠近正面侧，其杂质浓度比所述至少一个峰值更温和; 以及比高浓度区域更靠近表面侧的低浓度区域，其杂质浓度低于高浓度区域的低浓度区域。

3. 发明申请

WO2016095585A1 横向绝缘栅双极型晶体管及其制造方法审中-公开
公开(公告)号：WO2016095585A1
公开(公告)日：2016-06-23
申请号：PCT/CN2015/090914
申请日：2015-09-28
申请人：无锡华润上华半导体有限公司
发明人：祁树坤
IPC分类号： H01L29/78 , H01L29/06 , H01L21/331
CPC分类号： H01L29/7394 , H01L21/02236 , H01L21/2253 , H01L21/26513 , H01L21/3065 , H01L21/324 , H01L21/7624 , H01L29/06 , H01L29/4236 , H01L29/42364 , H01L29/66325 , H01L29/78
摘要：提供了一种横向绝缘栅双极型晶体管(LIGBT)，包括衬底(10)、衬底(10)上的阳极端和阴极端，以及位于阳极端与阴极端之间的漂移区(30)和栅极(61)，阳极端包括衬底(10)上的P型埋层(52)、P型埋层(52)上的N型缓冲区(54)以及N型缓冲区(54)表面的P+集电区(56)；横向绝缘栅双极型晶体管还包括与阳极端邻接的沟槽栅极，沟槽栅极从N型缓冲区(54)和P+集电区(56)表面贯穿至P型埋层(52)，沟槽栅极包括沟槽内表面的氧化层(51)和填充于氧化层内的多晶硅(53)。还提供了一种横向绝缘栅双极型晶体管的制造方法。当LIGBT关断时，集电极的P+区与沟槽栅极为反向偏置，寄生PMOS开启并处于放大状态，开始抽取漂移区中残余的少子空穴，通过栅氧的厚度可控制器件耐压，并保证较快的开关速度，达到快速关断的目的。

4. 发明申请

WO2016085900A1 POLY SANDWICH FOR DEEP TRENCH FILL 审中-公开
公开(公告)号：WO2016085900A1
公开(公告)日：2016-06-02
申请号：PCT/US2015/062265
申请日：2015-11-24
申请人： TEXAS INSTRUMENTS INCORPORATED , TEXAS INSTRUMENTS JAPAN LIMITED
发明人： HU, Binghua , PENDHARKAR, Sameer, P. , JACOBS, Jarvis, Benjamin
IPC分类号： H01L21/762
CPC分类号： H01L29/41 , H01L21/02164 , H01L21/02255 , H01L21/02532 , H01L21/02595 , H01L21/2253 , H01L21/26513 , H01L21/32155 , H01L21/324 , H01L21/743 , H01L21/763 , H01L28/20 , H01L28/40 , H01L29/407 , H01L29/45 , H01L29/945
摘要： A semiconductor device (100) is formed by forming a deep trench (120) in a substrate (102) and a dielectric liner (116) on sidewalls (118) of the deep trench (120). A first undoped polysilicon layer (122) is formed on the semiconductor device (100), extending into the deep trench (120) on the dielectric liner (116), but not filling the deep trench (120). Dopants are implanted into the first polysilicon layer (122). A second layer of polysilicon (124) is formed on the first layer of polysilicon (122). A thermal drive anneal activates and diffuses the dopants. In one version, the dielectric liner (116) is removed at the bottom of the deep trench (120) before the first polysilicon layer (122) is formed, so that the polysilicon (122) in the deep trench (120) provides a contact to the substrate (102). In another version, the polysilicon (122) in the deep trench (120) is isolated from the substrate (102) by the dielectric liner (116).
摘要翻译：半导体器件（100）通过在深沟槽（120）的侧壁（118）上形成衬底（102）中的深沟槽（120）和电介质衬垫（116）而形成。第一未掺杂多晶硅层（122）形成在半导体器件（100）上，延伸到介电衬垫（116）上的深沟槽（120）中，但不填充深沟槽（120）。将掺杂剂注入到第一多晶硅层（122）中。在第一多晶硅层（122）上形成第二层多晶硅（124）。热驱动退火激活并扩散掺杂剂。在一种形式中，在形成第一多晶硅层（122）之前，在深沟槽（120）的底部去除电介质衬垫（116），使得深沟槽（120）中的多晶硅（122）提供接触到基底（102）。在另一种形式中，深沟槽（120）中的多晶硅（122）通过电介质衬垫（116）与衬底（102）隔离。

5. 发明申请

WO2016041852A1 METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE COMPRISING A THIN SEMICONDUCTOR WAFER 审中-公开
标题翻译：制造包含半导体薄膜半导体器件的半导体器件的方法
公开(公告)号：WO2016041852A1
公开(公告)日：2016-03-24
申请号：PCT/EP2015/070793
申请日：2015-09-11
申请人： ABB TECHNOLOGY AG
发明人： JANISCH, Wolfgang , DE VRIES, Atze , MATTHIAS, Sven
IPC分类号： H01L29/66 , H01L21/762 , H01L21/225 , H01L29/739 , H01L29/744 , H01L29/08 , H01L21/20
CPC分类号： H01L21/225 , H01L21/2007 , H01L21/2253 , H01L21/2256 , H01L21/283 , H01L21/673 , H01L21/76256 , H01L29/0834 , H01L29/0873 , H01L29/66333 , H01L29/66363 , H01L29/7395 , H01L29/744
摘要： A method for manufacturing a vertical power semiconductor device is provided, wherein a first impurity is provided at the first main side (103) of a semiconductor wafer (101). A first oxide layer (112) is formed on the first main side (103) of the wafer (101), wherein the first oxide layer (112) is partially doped with a second impurity in such way that any first portion of the first oxide layer (112) which is doped with the second impurity is spaced away from the semiconductor wafer by a second portion of the first oxide layer (112) which is not doped with the second impurity and which is disposed between the first portion of the first oxide layer (112) and the first main side (103) of the semiconductor wafer (101). Thereafter a carrier wafer (115) is bonded to the first oxide layer (112). During front-end-of-line processing on the second main side (102) of the semiconductor wafer (101), the second impurity is diffused from the first oxide layer (112) into the semiconductor wafer (101) from its first main side (103) by heat generated during the front-end-of-line processing.
摘要翻译：提供一种用于制造垂直功率半导体器件的方法，其中在半导体晶片（101）的第一主侧（103）处设置第一杂质。第一氧化物层（112）形成在晶片（101）的第一主侧（103）上，其中第一氧化物层（112）部分地掺杂有第二杂质，使得第一氧化物掺杂有第二杂质的层（112）通过未掺杂第二杂质的第一氧化物层（112）的第二部分与半导体晶片隔开，并且设置在第一氧化物的第一部分之间层（112）和半导体晶片（101）的第一主侧（103）。此后，载体晶片（115）与第一氧化物层（112）结合。在半导体晶片（101）的第二主面（102）的前端处理中，第二杂质从第一主面从第一氧化物层（112）扩散到半导体晶片（101）（103）通过在前端处理期间产生的热量。

6. 发明申请

WO2014172159A1 DEFECTIVE P-N JUNCTION FOR BACKGATED FULLY DEPLETED SILICON ON INSULATOR MOSFET 审中-公开
标题翻译：绝缘栅场效应晶体管上充满沉积硅的缺陷P-N结
公开(公告)号：WO2014172159A1
公开(公告)日：2014-10-23
申请号：PCT/US2014/033477
申请日：2014-04-09
申请人： INTERNATIONAL BUSINESS MACHINE CORPORATION , STMICROELECTONICS, INC. , COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES
发明人： CHENG, Kangguo , DORIS, Bruce, B. , GRENOUILLET, Laurent , KHAKIFIROOZ, Ali , LE TIEC, Yannick , LIU, Qing , VINET, Maud
IPC分类号： H01L21/761 , H01L29/06
CPC分类号： H01L21/2253 , H01L21/761 , H01L21/7624 , H01L21/76243 , H01L21/76283 , H01L21/84 , H01L27/1203 , H01L29/0684 , H01L29/66477 , H01L29/66772 , H01L29/78612 , H01L29/78648
摘要： Methods for semiconductor fabrication include forming (304) a well in a semiconductor substrate. A pocket is formed (306) within the well, the pocket having an opposite doping polarity as the well to provide a p-n junction between the well and the pocket. Defects are created (310) at the p-n junction such that a leakage resistance of the p-n junction is decreased.
摘要翻译：用于半导体制造的方法包括在半导体衬底中形成阱（304）。在阱内形成口袋（306），该口袋具有与阱相反的掺杂极性，以在阱和口袋之间提供p-n结。在p-n结产生缺陷（310），使得p-n结的漏电阻降低。

7. 发明申请

WO2010066626A3 METHOD FOR PRODUCING A DOPANT PROFILE 审中-公开
标题翻译：一种用于形成掺杂
公开(公告)号：WO2010066626A3
公开(公告)日：2010-12-16
申请号：PCT/EP2009066291
申请日：2009-12-03
申请人： SCHOTT SOLAR AG , HORZEL JOERG , FRANKE DIETER , BLENDIN GABRIELE , JAHN MARCO , SCHMIDT WILFRIED
发明人： HORZEL JOERG , FRANKE DIETER , BLENDIN GABRIELE , JAHN MARCO , SCHMIDT WILFRIED
IPC分类号： H01L31/18 , H01L21/225
CPC分类号： H01L31/1804 , H01L21/2253 , H01L21/2255 , H01L31/035281 , H01L31/068 , Y02E10/547 , Y02P70/521
摘要： The invention relates to a method for producing a dopant profile, which is based on a surface of a wafer-like semiconductor component (10), by introducing dopant atoms into the semiconductor component. In order to be able to manufacture semiconductor components with a desired dopant depth profile inexpensively, it is proposed that a dopant-containing layer be produced on or in a region of the surface first of all in order to produce a provisional first dopant profile and then a plurality of semiconductor components (10) which have a corresponding layer be subjected to heat treatment on top of one another in the form of a stack (26) in order to produce a second dopant profile which has a greater depth in comparison with the first dopant profile.
摘要翻译：本发明涉及通过将掺杂剂原子进入到半导体器件中形成晶片状的半导体器件（10）出射掺杂剂的表面中的一个的方法。为了廉价地制造具有所期望的掺杂剂深度分布的半导体器件中，提出了含有最初形成上或中形成掺杂剂层的面的一部分的初步第一掺杂剂，然后多个半导体器件的具有相应的层（10）一个在另一个之上的一个叠层（26）的形式，以形成具有比第一掺杂第二掺杂剂的热处理更大的深度被暂停。

8. 发明申请

WO2008051324A2 SEMICONDUCTOR WAFER SUITABLE FOR FORMING A SEMICONDUCTOR JUNCTION DIODE DEVICE AND METHOD OF FORMING SAME 审中-公开
标题翻译：适用于形成半导体连接二极管装置的半导体晶片及形成该半导体连接二极管装置的方法
公开(公告)号：WO2008051324A2
公开(公告)日：2008-05-02
申请号：PCT/US2007/017760
申请日：2007-08-10
申请人： VISHAY GENERAL SEMICONDUCTOR LLC , KAO,Lung-Ching , KUNG, Pu-Ju
发明人： KAO,Lung-Ching , KUNG, Pu-Ju
IPC分类号： H01L21/8222
CPC分类号： H01L29/861 , H01L21/2253 , H01L29/06
摘要： A method is provided of making a semiconductor wafer for a semiconductor junction diode device having a target forward voltage drop and a target reverse breakdown voltage. The method begins by doping a semiconductor substrate of a first conductivity type through the back surface with a first dopant of the first conductivity type in an amount sufficient to form a semiconductor junction diode device having a target forward voltage drop. Next, the substrate is doped through the front surface with a second dopant of the first conductivity type in an amount sufficient to form the semiconductor junction diode device such that it has a target reverse breakdown voltage.
摘要翻译：提供了一种制造用于具有目标正向压降和目标反向击穿电压的半导体结型二极管器件的半导体晶片的方法。该方法通过用足以形成具有目标正向电压降的半导体结型二极管器件的量的第一导电类型的第一掺杂剂通过背表面掺杂第一导电类型的半导体衬底来开始。接下来，衬底通过前表面掺杂有第一导电类型的第二掺杂剂，其量足以形成半导体结二极管器件，使得其具有目标反向击穿电压。

9. 发明申请

WO1983000948A1 PROCESS FOR MANUFACTURING AN INTEGRATED CIRCUIT STRUCTURE 审中-公开
标题翻译：制造集成电路结构的过程
公开(公告)号：WO1983000948A1
公开(公告)日：1983-03-17
申请号：PCT/US1982001195
申请日：1982-09-02
申请人： NCR CORPORATION
发明人： NCR CORPORATION , CHIAO, Samuel, Yue
IPC分类号： H01L21/265
CPC分类号： H01L21/266 , H01L21/033 , H01L21/2253 , H01L21/2652 , H01L21/76213 , Y10S438/944
摘要： In a process for manufacturing an integrated circuit structure an oxide layer (11) is provided on a silicon substrate, a silicon nitride layer (12) is provided on the oxide layer and a photoresist mask (14) is then patterned and utilized to etch the nitride layer (12) such that the mask (14) has an edge projecting beyond the nitride layer (12). The substrate is then subjected to ion implantation, regions underlying the mask (14) being protected from implantation. The implanted ions are then diffused a predetermined distance beneath the mask (14). Next, oxidation at a temperature of 700-800 C is effected, the differential oxidation rate of doped and undoped silicon reducing the formation of undesired "bird's head" and "bird's beak" features in the resulting oxide (18). To form a true coplanar structure, the formed oxide (18) is removed, a further ion implantation is effected using the nitride (12) as a mask and a further oxidation step is effected. Alternatively an unoxidized doped region resulting from the initial ion implantation may be utilized during the second oxidation step.
摘要翻译：在制造集成电路结构的工艺中，在硅衬底上提供氧化物层（11），在氧化物层上提供氮化硅层（12），然后对光致抗蚀剂掩模（14）进行构图并用于蚀刻氮化物层（12），使得掩模（14）具有突出超过氮化物层（12）的边缘。然后对衬底进行离子注入，保护掩模（14）下方的区域免于植入。然后将注入的离子在掩模（14）下方扩散预定距离。接下来，在700-800℃的温度下进行氧化，掺杂和未掺杂的硅的差异氧化速率降低了所得氧化物中不希望有的“鸟头”和“鸟嘴”特征的形成（18）。为了形成真正的共面结构，去除形成的氧化物（18），使用氮化物（12）作为掩模进行进一步的离子注入，并进行进一步的氧化步骤。或者，可以在第二氧化步骤期间利用由初始离子注入产生的未氧化的掺杂区域。

10. 发明申请

WO2016204097A1 半導体装置および半導体装置の製造方法审中-公开
标题翻译：半导体器件及制造半导体器件的方法
公开(公告)号：WO2016204097A1
公开(公告)日：2016-12-22
申请号：PCT/JP2016/067456
申请日：2016-06-10
申请人：富士電機株式会社 , 株式会社デンソー
发明人：吉田　崇一 , 野口　晴司 , 河野　憲司 , 田邊　広光
IPC分类号： H01L21/336 , H01L21/322 , H01L21/329 , H01L21/8234 , H01L27/04 , H01L27/06 , H01L27/088 , H01L29/739 , H01L29/78 , H01L29/861 , H01L29/868
CPC分类号： H01L29/0638 , H01L21/221 , H01L21/2253 , H01L21/26513 , H01L21/322 , H01L21/324 , H01L21/8234 , H01L27/04 , H01L27/06 , H01L27/0664 , H01L27/088 , H01L29/0834 , H01L29/1095 , H01L29/167 , H01L29/407 , H01L29/66136 , H01L29/66348 , H01L29/739 , H01L29/7397 , H01L29/7802 , H01L29/861 , H01L29/8613 , H01L29/868
摘要：ｎ - 型ドリフト層（１）となるｎ - 型半導体基板のおもて面に、ＦＳ構造のＲＣ－ＩＧＢＴのおもて面素子構造を形成する。次に、ｎ - 型半導体基板の裏面にｐ + 型コレクタ領域（１０）、ｎ + 型カソード領域（１１）およびｎ + 型ＦＳ層（１２）を形成する。ｎ + 型ＦＳ層（１２）はセレンを用いて形成される。次に、ｎ - 型半導体基板の裏面から軽イオンを照射し、ｎ - 型ドリフト層（１）の内部に第１低ライフタイム領域（３１）を形成する。次に、ｎ - 型半導体基板の裏面から軽イオンを照射し、ｎ + 型ＦＳ層（１２）の内部に第２低ライフタイム領域（３２）を形成する。次に、アニール処理により、ｎ + 型ＦＳ層（１２）内部の結晶欠陥の欠陥密度を低減する。このようにすることで、リーク電流の増加を抑制するとともに、電気的損失を低減させ、かつ良品率を向上させることができる半導体装置および半導体装置の製造方法を提供することができる。
摘要翻译：在作为n型漂移层（1）的n型半导体衬底的正面上形成具有FS结构的RC-IGBT的正面结构。接下来，在n型半导体衬底的背面上形成p +型集电极区域（10），n +型阴极区域（11）和n +型FS层（12）。使用硒形成n +型FS层（12）。接下来，通过从n型半导体衬底的反面照射光离子，在n型漂移层（1）中形成第一低寿命区域（31）。接下来，通过从n型半导体衬底的反面照射光离子，在n +型FS层（12）中形成第二低寿命区域（32）。接下来，通过退火处理来降低n +型FS层（12）中的晶体缺陷的缺陷密度。通过这种方式，可以提供半导体器件和制造半导体器件的方法，通过该半导体器件可以抑制漏电流的增加，可以降低电损耗，并且可以提高产量。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式