会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 6. 发明申请
    • SCHALTUNGSANORDNUNG ZUM AUSLESEN, BEWERTEN UND WIEDEREINLESEN EINES LADUNGSZUSTANDES IN EINE SPEICHERZELLE
    • 读取,评估和读取加载到存储单元中的状态的电路装置
    • WO2003079362A2
    • 2003-09-25
    • PCT/DE2003/000887
    • 2003-03-18
    • INFINEON TECHNOLOGIES AGGOLDBACH, MatthiasSELL, Bernhard
    • GOLDBACH, MatthiasSELL, Bernhard
    • G11C
    • G11C7/062G11C7/065G11C11/4091G11C11/41G11C29/12G11C29/38G11C29/50
    • Die Schaltungsanordnung umfaßt eine Bitleitung (10), eine Referenzbitleitung (12), einen Ausleseverstärker mit zwei kreuzgekoppelten CMOS-Invertern, welche jeweils einen n-Kanal-Transistor (20, 22) und einen p-Kanal-Feldeffekttransistor (30, 32) umfassen, sowie an den jeweiligen Source-Anschlüssen 2 Spannungsquellen (40, 42), von denen die an den n-Kanal-Feldeffekttransistoren angebundene Spannungsquelle (40) von einem unteren auf ein oberes Potential und die an die p-Kanal-Feldeffekttransistoren (30, 32) angebundene Spannungsquelle (42) von dem oberen auf das untere Potential durchfahrbar ist. Mit dieser Schaltungsanordnung können 3 unterschiedliche Ladungszustände in der Speicherzelle (4) an der Bitleitung (10) gespeichert werden, wenn die Einsatzspannungen (UTH1, UTH2) an den Transistoren größer als die Hälfte der Spannungsdifferenz zwischen unterem und oberen Spannungspotential gewählt werden. Dieses läßt sich herstellungstechnisch oder beispielsweise durch Ändern der Substratvorspannung erzielen. Der dritte Ladungszustand kann für binäre Logik oder zur Detektion eines Defektes in der Speicherzelle (4) genutzt werden.
    • 电路安排补足大街吨的位线(10),参考位线(12),一个Ausleseverst BEAR更强具有两个交叉耦合的CMOS反相器,每个具有n沟道晶体管(20,22)和 p沟道场效应晶体管(30,32)包括,以及到相应源康恩导航用SEN 2个电压源(40,42),其中所述栓系从较低到一个n沟道场效应晶体管的电压源(40) 上电位和连接到电压源(42)的从上到下的p沟道场效应晶体管(30,32)是可穿越的。 利用这种电路安排Kö所用的存储器单元(4)至位线(10)3个不同Ladungszust HANDS被存储时的阈值电压(值U TH1,Uth2)到晶体管GRö道路他比手之间的电压差的一半 选择较低和较高的电压电位。 这可以通过制造技术或者例如通过改变衬底偏置电压来实现。 第三种充电状态可用于二进制逻辑或检测存储单元(4)中的缺陷。

    • 9. 发明申请
    • VERFAHREN ZUR BILDUNG EINES SOI-SUBSTRATS, VERTIKALER TRANSISTOR UND SPEICHERZELLE MIT VERTIKALEM TRANSISTOR
    • 具有垂直晶体管的形成SOI衬底,垂直晶体管和存储器单元的方法
    • WO2003028093A2
    • 2003-04-03
    • PCT/DE2002/003023
    • 2002-08-19
    • INFINEON TECHNOLOGIES AGBIRNER, AlbertBREUER, SteffenGOLDBACH, MatthiasLUETZEN, JoernSCHUMANN, Dirk
    • BIRNER, AlbertBREUER, SteffenGOLDBACH, MatthiasLUETZEN, JoernSCHUMANN, Dirk
    • H01L21/84
    • H01L27/10864H01L27/10867H01L27/1203
    • Die vorliegende Erfindung betrifft ein Verfahren zur Erzeugung einer Silicon-On-Insulator-Schichtstruktur auf einer Silizium-Oberfläche mit beliebiger Geometrie, mit dem die Silicon-on-Insulator-Struktur auch nur lokal erzeugt werden kann. Das Verfahren umfaßt das Bilden von Mesoporen (10) in dem Silizium-Oberflächenbereich (3), die Oxidation der Mesoporen-Oberfläche unter Bildung von Siliziumoxid und Stegbereichen (22) aus einkristallinem Silizium, die zwischen benachbarten Mesoporen (10) verbleiben, wobei dieser Schritt beendet wird, sobald eine vorgegebene minimale Silizium-Wandstärke der Stegbereiche (22) erreicht ist, das Freilegen der an dem von dem Halbleiter-Substrat (2) abgewandten Ende angeordneten Stegbereiche (22) zwischen benachbarten Mesoporen; und das Durchführen eines selektiven Epitaxieverfahrens, durch das Silizium auf den freigelegten Stegbereichen (22) selektiv gegenüber den Siliziumoxidbereichen (11) aufwächst. Das Verfahren kann verwendet werden, um einen vertikalen Transistor und eine Speicherzelle mit einem derartigen Auswahltransistor herzustellen.
    • 本发明涉及一种在任意几何形状的硅表面上制造绝缘体上硅层结构的方法,利用该方法仅在局部产生绝缘体上硅结构 可以。 该方法包括在硅表面区域(3)中形成中孔(10),氧化中孔表面以形成氧化硅,以及在相邻的中孔(10)之间形成的单晶硅的脊区(22) ),一旦已达到焊盘区域(22)的预定最小硅壁厚度,就终止该步骤,暴露位于远离半导体衬底(2)的端部处的相邻介孔之间的焊盘区域(22); 并且执行选择性外延工艺,由此在暴露的焊盘区域(22)上的硅选择性地抵靠在氧化硅区域(11)上。 该方法可用于制造具有这种选择晶体管的垂直晶体管和存储单元。