专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2015145929A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2015145929A1
公开(公告)日：2015-10-01
申请号：PCT/JP2015/000393
申请日：2015-01-29
申请人：株式会社デンソー
发明人：河野　憲司
IPC分类号： H01L21/336 , H01L27/04 , H01L29/739 , H01L29/78 , H01L29/861 , H01L29/868
CPC分类号： H01L29/063 , H01L21/221 , H01L27/0664 , H01L27/0727 , H01L29/0619 , H01L29/0638 , H01L29/0696 , H01L29/1095 , H01L29/32 , H01L29/407 , H01L29/6609 , H01L29/66348 , H01L29/7397 , H01L29/861 , H01L29/8613 , H02M7/003
摘要：　ドリフト層（１１）、ドリフト層の表層部に形成されたベース層（１２）、ドリフト層のうちのベース層側と反対側に形成されたコレクタ層（２１）およびカソード層（２２）、とを有する半導体基板（１０）を備える半導体装置において、半導体基板のうち、ＩＧＢＴ素子として動作するＩＧＢＴ領域（１ａ）とダイオード素子として動作するダイオード領域（１ｂ）とが交互に繰り返し形成され、ダイオード領域の表層部には、ダメージ領域（２４）が形成されている。ＩＧＢＴ領域とダイオード領域は、コレクタ層とカソード層との境界によって区画されている。ＩＧＢＴ領域の表層部では、ダイオード領域との境界側の部分に、半導体基板の面方向に沿って半導体基板の厚さ以上となるダメージ領域が形成されており、境界側の部分より内縁側の部分にダメージ領域が形成されていない。
摘要翻译：该半导体器件设置有具有漂移层（11）的半导体衬底（10）。基底层（12），其形成在所述漂移层的表层部分中; 以及形成在与基底层相反的漂移层侧上的集电体层（21）和阴极层（22）。在半导体基板中，以IGBT元件为工作的IGBT区域（1a）和作为二极管元件工作的二极管区域（1b）重复地交替地形成，并且在二极管区域的表层部分形成有损坏区域（24）。通过集电极层和阴极层之间的边界划分IGBT区域和二极管区域。在IGBT区域的表层部分中，在半导体衬底的表面方向上形成长度大于半导体衬底厚度的损伤区域，所述损伤区域形成在二极管区域的边界侧的部分，并且损伤区域不形成在比边界侧的部分更靠近内周侧的部分中。

2. 发明申请

WO2015129430A1 半導体装置および半導体装置の製造方法审中-公开
标题翻译：半导体器件及制造半导体器件的方法
公开(公告)号：WO2015129430A1
公开(公告)日：2015-09-03
申请号：PCT/JP2015/053405
申请日：2015-02-06
申请人：三菱電機株式会社
发明人：濱田　憲治 , 三浦　成久
IPC分类号： H01L21/336 , H01L29/12 , H01L29/739 , H01L29/78
CPC分类号： H01L29/063 , H01L21/046 , H01L21/26506 , H01L27/0664 , H01L27/0727 , H01L29/0834 , H01L29/1095 , H01L29/1608 , H01L29/32 , H01L29/66068 , H01L29/7395 , H01L29/7397
摘要：　本発明は、炭化珪素半導体領域に形成されたＩＧＢＴおよびＦＷＤを有する半導体装置であって、ＩＧＢＴは、炭化珪素半導体領域の一方の主面側に形成されたエミッタ電極、ベース領域、エミッタ領域、炭化珪素半導体領域の一方の主面側に形成されたコレクタ領域、コレクタ電極と、炭化珪素半導体領域、エミッタ領域およびベース領域に接するゲート絶縁膜と、ゲート絶縁膜に対向するゲート電極とを備え、ＦＷＤは、エミッタ領域に隣接し、エミッタ電極と電気的に接続されたベースコンタクト領域と、炭化珪素半導体領域の他方の主面側の上層部に配設され、コレクタ領域に隣接して設けられ、コレクタ電極に電気的に接続されたカソード領域とを備え、ＩＧＢＴは、コレクタ領域の上方の炭化珪素半導体領域内の主電流の通電領域に配設された、キャリアトラップがカソード領域の上方の炭化珪素半導体領域内よりも低減されたキャリアトラップ低減領域をさらに備える。
摘要翻译：本发明是一种包括在碳化硅半导体区域中形成的IGBT和FWD的半导体器件。 IGBT设置有发射电极，基极区域，发射极区域，集电极区域，集电极电极，栅极绝缘膜和栅极电极。发射电极形成在碳化硅半导体区域的一个主表面侧，并且在碳化硅半导体区域的一个主表面上形成集电极区域。栅极绝缘膜与碳化硅半导体区域，发射极区域和基极区域以及栅极电极与栅极绝缘膜相对接触。 FWD设置有基极接触区域和阴极区域。基极接触区域与发射极区域相邻并且电连接到发射极电极。阴极区域设置在碳化硅半导体区域的另一个主表面侧的上层部分中，与集电极区域相邻地设置，并且与集电极电连接。 IGBT还具有载流子阱减少区域。载流子阱减少区域被布置在集电区域中的上部碳化硅半导体区域中的主导电区域处，并且具有比在集电极区域中的上部碳化硅半导体区域更多的载流子阱。

3. 发明申请

WO2015098377A1 半導体装置とその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2015098377A1
公开(公告)日：2015-07-02
申请号：PCT/JP2014/080677
申请日：2014-11-19
申请人：トヨタ自動車株式会社
发明人：岩崎　真也 , 亀山　悟
IPC分类号： H01L29/78 , H01L21/263 , H01L21/28 , H01L21/322 , H01L21/324 , H01L21/336 , H01L27/04 , H01L29/739
CPC分类号： H01L29/063 , H01L21/263 , H01L21/265 , H01L21/26506 , H01L21/28 , H01L21/322 , H01L21/3223 , H01L21/324 , H01L27/0664 , H01L27/0727 , H01L29/0696 , H01L29/0834 , H01L29/1095 , H01L29/32 , H01L29/4236 , H01L29/6609 , H01L29/66348 , H01L29/7397 , H01L29/78 , H01L29/861 , H01L29/8613
摘要：　ＩＧＢＴ領域は、コレクタ層と、第１ドリフト層と、第１ボディ層と、エミッタ層と、半導体基板の表面側から第１ボディ層を貫通して第１ドリフト層に達するトレンチゲートとを備えている。ダイオード領域は、カソード層と、第２ドリフト層と、第２ボディ層とを備えている。トレンチゲートの下端の深さと、第１ドリフト層および第２ドリフト層の表面の間に位置する第１ドリフト層および第２ドリフト層に、結晶欠陥密度のピークを含むライフタイム制御領域が形成されている。半導体基板の表面側のトレンチゲートの上方に、シリコン窒化膜層がさらに設けられている。
摘要翻译：根据本发明，IGBT区域设置有：集电体层; 第一漂移层; 第一体层; 发射极层; 以及沟槽栅极，其从半导体衬底的表面侧穿过第一体层并到达第一漂移层。二极管区域设置有：阴极层; 第二漂移层; 和第二体层。在第一漂移层和位于第一漂移层和第二漂移层的表面之间的第二漂移层和沟槽栅极的下端的深度形成包含晶体缺陷密度的峰值的寿命控制区域。另外在半导体衬底的表面侧的沟槽栅极上方设置氮化硅膜层。

4. 发明申请

WO2015004774A1 半導体装置の製造方法及びＰＩＮダイオード审中-公开
标题翻译：半导体器件制造方法和引脚二极管
公开(公告)号：WO2015004774A1
公开(公告)日：2015-01-15
申请号：PCT/JP2013/068986
申请日：2013-07-11
申请人：三菱電機株式会社
发明人：藤井　秀紀
IPC分类号： H01L27/04 , H01L21/20 , H01L29/78
CPC分类号： H01L29/868 , H01L21/02532 , H01L21/02667 , H01L21/324 , H01L23/34 , H01L27/0629 , H01L27/0664 , H01L29/0649 , H01L29/0692 , H01L29/1095 , H01L29/16 , H01L29/1604 , H01L29/6609 , H01L29/66136 , H01L29/7397 , H01L29/861 , H01L2924/0002 , H01L2924/00
摘要：　半導体基板（１）にＩＧＢＴ（１５）を形成する。半導体基板（１）上にポリシリコン又はアモルファスシリコンにより温度センスダイオード（１７）を形成する。ＩＧＢＴ（１５）を形成した後に温度センスダイオード（１７）の一部を選択的に酸化又は昇華させることで温度センスダイオード（１７）を複数のダイオードに分割する。これにより、ポリシリコンの仕上がり寸法のばらつきによる特性への影響を無くすことができる。この結果、特性ばらつきを抑制しつつ小型化することができる。
摘要翻译： IGBT（15）形成在半导体衬底（1）上。在半导体基板（1）上，温度感测二极管（17）由多晶硅或非晶硅形成。在形成IGBT（15）之后，通过选择性地氧化或升华温度感测二极管（17）的一部分来将温度感测二极管（17）分成多个二极管。因此，可以消除由于多晶硅成品尺寸的变化而对特性的影响。结果，可以在抑制特征方差的同时实现尺寸减小。

5. 发明申请

WO2013069113A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2013069113A1
公开(公告)日：2013-05-16
申请号：PCT/JP2011/075838
申请日：2011-11-09
申请人：トヨタ自動車株式会社 , 亀山悟
发明人：亀山　悟
IPC分类号： H01L27/04 , H01L21/336 , H01L21/8234 , H01L27/06 , H01L29/739 , H01L29/78 , H01L29/861
CPC分类号： H01L27/0664 , H01L21/26513 , H01L21/268 , H01L29/0834 , H01L29/1095 , H01L29/36 , H01L29/6609 , H01L29/66333 , H01L29/66348 , H01L29/7395 , H01L29/7397 , H01L29/861
摘要：　ダイオード領域とＩＧＢＴ領域が同一半導体基板に形成されている半導体装置を提供する。この半導体装置では、ダイオード領域は、第２導電型のカソード層を備えている。カソード層の第２導電型の不純物濃度は、少なくとも２以上のピークを有する曲線状に分布しており、カソード層のいずれの深さにおいても、第２導電型の不純物濃度は第１導電型の不純物濃度よりも高くなっている。
摘要翻译：提供一种二极管区域和IGBT区域形成在同一半导体衬底上的半导体器件。在半导体器件中，二极管区域设置有第二导电型阴极层。阴极层的第二导电型杂质浓度具有至少两个峰的分布曲线，并且第二导电型杂质浓度高于阴极层的任何深度处的第一导电型杂质浓度。

6. 发明申请

WO2011030597A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2011030597A1
公开(公告)日：2011-03-17
申请号：PCT/JP2010/060104
申请日：2010-06-15
申请人：トヨタ自動車株式会社 , 滝雅人 , 江口博臣 , 大川峰司 , 早川清春
发明人：滝　雅人 , 江口　博臣 , 大川　峰司 , 早川　清春
IPC分类号： H01L29/786 , H01L21/76 , H01L21/822 , H01L21/8234 , H01L27/04 , H01L27/06 , H01L27/08
CPC分类号： H01L27/1203 , H01L21/76264 , H01L27/0664
摘要：　半導体装置は、第１素子領域に配置されたＬＩＧＢＴと、第２素子領域に配置されたＦＷＤを備えている。第１素子領域と第２素子領域は、ＳＯＩ基板を平面視したときに、隣接部においてｙ軸方向に沿って並んでいる。ＬＩＧＢＴのコレクタ電極とエミッタ電極は、ＳＯＩ基板を平面視したときに、隣接部において、ｘ軸方向に間隔を置いて配置されている。ＦＷＤのカソード電極とアノード電極は、ＳＯＩ基板を平面視したときに、隣接部において、ｘ軸方向に間隔を置いて配置されている。ＬＩＧＢＴのコレクタ電極とＦＷＤのカソード電極が接しており、ＬＩＧＢＴのエミッタ電極とＦＷＤのアノード電極が接している。
摘要翻译：公开了一种半导体器件，其包括布置在第一元件区域中的LIGBT和布置在第二元件区域中的FWD。当在平面图中观察SOI衬底时，第一元件区域和第二元件区域在邻接部分中沿着y轴方向并排布置。当在平面图中观察SOI衬底时，LIGBT的集电极电极和发射极电极在邻接部分中沿着x轴方向一定距离地布置。当在平面图中观察SOI衬底时，FWD的阴极电极和阳极电极在相邻部分中沿着x轴方向一定距离地布置。 LIGBT的集电极和FWD的阴极彼此接触，而LIGBT的发射电极和FWD的阳极电极彼此接触。

7. 发明申请

WO2007135809A1 光半導体装置およびその製造方法审中-公开
标题翻译：光学半导体器件及其制造方法
公开(公告)号：WO2007135809A1
公开(公告)日：2007-11-29
申请号：PCT/JP2007/057422
申请日：2007-04-03
申请人：松下電器産業株式会社 , 岩井誉貴
发明人：岩井誉貴
IPC分类号： H01L31/10 , H01L27/14 , H01L27/06 , H01L21/8222
CPC分类号： H01L27/1443 , H01L27/0664 , H01L27/14683 , H01L31/10
摘要：　低濃度のｐ型のシリコン基板１と、低不純物濃度のｎ型エピタキシャル層（第２のエピタキシャル層）２６と、ｐ型の低不純物濃度のアノード層２７と、高濃度ｎ型のカソードコンタクト層９と、アノード層２７とカソードコンタクト層９で構成されたフォトダイオード２と、ｎ型エピタキシャル層２６上に形成されたＮＰＮトランジスタ３を備え、アノード層２７の不純物濃度のピークをシリコン基板１とｎ型エピタキシャル層２６の界面付近にすることにより、アノードをほぼ完全空乏化することが可能となるため、高速・高受光感度特性が実現できることに加え、周辺部の埋め込み層からのオートドーピングの影響を抑制して、アノードに空乏層が安定して形成できる。これにより、同一の半導体基板上において、短波長光に対して高速・高受光感度のフォトダイオードと高速のトランジスタの混載を実現する。
摘要翻译：光学半导体器件设置有低浓度p型硅衬底（1）; 低杂质浓度n型外延层（第二外延层）（26）; p型低杂质浓度阳极层（27）; 高浓度n型阴极接触层（9）; 由阳极层（27）和阴极接触层（9）构成的光电二极管（2）; 和形成在n型外延层（26）上的NPN晶体管（3）。通过使阳极层（27）的杂质浓度的峰值接近硅衬底（1）和n型外延层（26）之间的界面，阳极可以基本上完全耗尽。因此，可以获得高速度和高的光接收灵敏度特性，并且通过抑制周边嵌入层的自掺杂的影响，可以在阳极中稳定地形成耗尽层。因此，具有用于短波长光和高速晶体管的高速度和高光接收灵敏度的光电二极管可以混合地安装在同一半导体衬底上。

8. 发明申请

WO2006003086A8 INTEGRATED CIRCUIT ARRANGEMENT COMPRISING A PIN DIODE, AND PRODUCTION METHOD 审中-公开
标题翻译：具有PIN二极管和方法集成电路
公开(公告)号：WO2006003086A8
公开(公告)日：2006-03-23
申请号：PCT/EP2005052809
申请日：2005-06-17
申请人： INFINEON TECHNOLOGIES AG , LANGGUTH GERNOT , MUELLER KARLHEINZ , WILLE HOLGER
发明人： LANGGUTH GERNOT , MUELLER KARLHEINZ , WILLE HOLGER
IPC分类号： H01L27/06 , H01L27/146 , H01L31/105
CPC分类号： H01L27/0664 , H01L27/14681
摘要： Disclosed is an integrated circuit arrangement (10), among other things, comprising a pin photodiode (14) and a highly doped connecting area (62) of a bipolar transistor (58). An ingenious method allows a very deep intermediate area (30) of the pin diode (14) to be produced without autodoping in a central area.
摘要翻译：除了别的以外，集成电路组件（10），其包括一个pin光电二极管（14）和双极型晶体管（58）的烹饪掺杂连接区（62）进行说明包含。通过一个聪明的过程管理，pin二极管（14）的中间部分（30）产生具有大深度，没有在中心区域的自动掺杂。

9. 发明申请

WO2015120432A1 TRENCHED AND IMPLANTED BIPOLAR JUNCTION TRANSISTOR 审中-公开
标题翻译：固定和嵌入式双极晶体管晶体管
公开(公告)号：WO2015120432A1
公开(公告)日：2015-08-13
申请号：PCT/US2015/015156
申请日：2015-02-10
申请人： UNITED SILICON CARBIDE, INC.
发明人： BHALLA, Anup , FURSIN, Leonid
IPC分类号： H01L29/423 , H01L29/66 , H01L29/732 , H01L29/737 , H01L27/06 , H01L27/102 , H01L29/861 , H01L29/872 , H01L29/10 , H01L29/16 , H01L29/20
CPC分类号： H01L29/732 , H01L27/0664 , H01L29/0619 , H01L29/1004 , H01L29/1608 , H01L29/2003 , H01L29/42304 , H01L29/66068 , H01L29/66272 , H01L29/66295 , H01L29/6631 , H01L29/73 , H01L29/8611 , H01L29/872
摘要： The present invention concerns a monolithically merged trenched-and-implanted Bipolar Junction Transistor (TI-BJT) with antiparallel diode and a method of manufacturing the same. Trenches are made in a collector, base, emitter stack downto the collector. The base electrode is formed on an implanted base contact region at the bottom surface of the trench. The present invention also provides for products produced by the methods of the present invention and for apparatuses used to perform the methods of the present invention.
摘要翻译：本发明涉及一种具有反并联二极管的单片合并的沟槽和注入双极结晶体管（TI-BJT）及其制造方法。沟槽是在集电极，基极，发射极叠层中制成的。基极形成在沟槽底表面上的注入的基极接触区域上。本发明还提供了通过本发明的方法生产的产品和用于执行本发明的方法的装置。

10. 发明申请

WO2015050262A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2015050262A1
公开(公告)日：2015-04-09
申请号：PCT/JP2014/076633
申请日：2014-10-03
申请人：富士電機株式会社
发明人：田村　正樹 , 吉田　崇一 , 安達　新一郎
IPC分类号： H01L27/04 , H01L21/8234 , H01L27/06 , H01L29/06 , H01L29/417 , H01L29/423 , H01L29/47 , H01L29/739 , H01L29/78 , H01L29/861 , H01L29/868 , H01L29/872
CPC分类号： H01L27/0664 , H01L29/0696 , H01L29/0834 , H01L29/1095 , H01L29/456 , H01L29/66348 , H01L29/7397
摘要：　ＩＧＢＴ部（２１）にＩＧＢＴが配置され、ＦＷＤ部（２２）にＦＷＤが配置される。ＩＧＢＴ部（２１）において、隣り合うトレンチ（２）間のメサ部には、基板おもて面にトレンチ（２）長手方向に沿ってｐベース領域（５－１）とｎ - ドリフト領域（１）とが交互に露出される。ＦＷＤ部（２２）において、メサ部には、基板おもて面にトレンチ（２）長手方向に沿ってｐアノード領域（５－２）とｎ - ドリフト領域（１）とが交互に露出され、ｎ - ドリフト領域（１）の、ｐアノード領域（５－２）間に挟まれた部分と、この部分に接する１つのｐアノード領域（５－２）とを１つのユニット領域とする繰り返し構造が形成される。１つのユニット領域内でｐアノード領域（５－２）が占める割合（アノード比率）（α）は５０％～１００％である。これにより、ＩＧＢＴとＦＷＤとを同一半導体基板に内蔵したＲＣ－ＩＧＢＴのダイオード特性を向上させることができる。
摘要翻译： IGBT设置在IGBT部（21）中，FWD配置在FWD部（22）中。在IGBT部（21）中，沿着沟槽（2）的长度方向的相邻的沟槽（2）之间的台面部分交替地露出p基极区域（5-1）和n漂移区域（1）衬底的前表面。在FWD部分（22）中，p型阳极区域（5-2）和n-漂移区域（1）沿着沟槽（2）的纵向方向在台面部分中交替暴露在衬底和重叠结构，其中夹在n漂移区（1）的p阳极区（5-2）和与该部分接触的一个p阳极区（5-2）之间的部分是定义为形成一个单元。一个单位区域中p阳极区域（5-2）的比例（阳极百分数）（α）为50-100％。因此，可以提高通过将IGBT和FWD嵌入同一半导体衬底而形成的RC-IGBT的二极管特性。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式