专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2018118220A1 ELECTRONIC DEVICE USING GROUP III NITRIDE SEMICONDUCTOR AND ITS FABRICATION METHOD 审中-公开
公开(公告)号：WO2018118220A1
公开(公告)日：2018-06-28
申请号：PCT/US2017/058775
申请日：2017-10-27
申请人： SIXPOINT MATERIALS, INC.
发明人： HASHIMOTO, Tadao , UEDA, Daisuke
IPC分类号： H01L29/808 , H01L29/861 , H01L21/337 , H01L21/329 , H01L29/20 , H01L29/04 , H01L29/205
CPC分类号： H01L29/7371 , C30B7/105 , C30B25/20 , C30B29/406 , H01L21/02008 , H01L21/02389 , H01L21/0254 , H01L21/0262 , H01L21/02631 , H01L21/02634 , H01L21/02639 , H01L21/28575 , H01L21/30621 , H01L21/3065 , H01L29/045 , H01L29/0696 , H01L29/1029 , H01L29/2003 , H01L29/205 , H01L29/32 , H01L29/36 , H01L29/42304 , H01L29/452 , H01L29/66204 , H01L29/66219 , H01L29/66318 , H01L29/66356 , H01L29/66462 , H01L29/66924 , H01L29/732 , H01L29/7391 , H01L29/7787 , H01L29/7788 , H01L29/8083 , H01L29/8611
摘要： The present invention discloses an electronic device formed of a group III nitride. In one embodiment, a substrate is fabricated by the ammonothermal method and a drift layer is fabricated by hydride vapor phase epitaxy. After etching a trench, p-type contact pads are made by pulsed laser deposition followed by n-type contact pads by pulsed laser deposition. The bandgap of the p-type contact pad is designed larger than that of the drift layer. Upon forward bias between p-type contact pads (gate) and n-type contact pads (source), holes and electrons are injected into the drift layer from the p-type contact pads and n-type contact pads. Injected electrons drift to the backside of the substrate (drain).

2. 发明申请

WO2018098347A1 METHOD OF FORMING A VERTICAL FIELD EFFECT TRANSISTOR WITH FRONT-SIDE SOURCE AND DRAIN CONTACTS 审中-公开
公开(公告)号：WO2018098347A1
公开(公告)日：2018-05-31
申请号：PCT/US2017/063104
申请日：2017-11-22
申请人： MICROCHIP TECHNOLOGY INCORPORATED
发明人： DIX, Gregory , SHUMATE, Jina , PETERSON, Eric , NAYAK, Rajesh
IPC分类号： H01L29/66 , H01L29/417 , H01L29/78 , H01L29/423
CPC分类号： H01L29/7809 , H01L29/0696 , H01L29/1095 , H01L29/41766 , H01L29/4236 , H01L29/66666 , H01L29/66734 , H01L29/7813 , H01L29/7828
摘要： A method is provided for forming a trench-based semiconductor devices, e.g., trench FETs, having front-side drain contacts. The method may include forming an epitaxy region, forming a poly gate trench in the epitaxy region, forming a drain contact trench through the poly gate trench and extending below the poly gate trench, forming a poly gate in the poly gate trench, forming a front-side drain contact in the drain contact trench, and forming a source region in the epitaxy region adjacent the poly gate. The device may define a drift region from the poly gate/lower source region surface intersection to the front-side drain contact. The drift region may be located within the epitaxy layer, without extending into an underlying substrate or transition layer. The front-side drain contact depth may be selected to influence the device breakdown voltage. The front-side drain contacts may allow flip-chip mounting of the IC structure.

3. 发明申请

WO2017145211A1 SEMICONDUCTOR SWITCHING ELEMENT 审中-公开
标题翻译：半导体开关元件
公开(公告)号：WO2017145211A1
公开(公告)日：2017-08-31
申请号：PCT/JP2016/005222
申请日：2016-12-26
申请人： TOYOTA JIDOSHA KABUSHIKI KAISHA , DENSO CORPORATION
发明人： SAITO, Jun , AOI, Sachiko , URAKAMI, Yasushi
IPC分类号： H01L29/78 , H01L29/739 , H01L29/06
CPC分类号： H01L29/7813 , H01L21/047 , H01L21/26586 , H01L29/0623 , H01L29/0696 , H01L29/1095 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/66734 , H01L29/7397
摘要： A trench gate semiconductor switching element is provided. The semiconductor substrate of ths element includes a second conductivity type bottom region in contact with the gate insulation layer at a bottom surface of the trench, and a first conductivity type second semiconductor region extending from a position in contact with a lower surface of the body region to a position in contact with a lower surface of the bottom region. The bottom region includes a first bottom region in contact with the gate insulation layer in a first range of the bottom surface positioned at an end in a long direction of the trench and extending from the bottom surface to a first position; and a second bottom region in contact with the gate insulation layer in a second range adjacent to the first range and extending from the bottom surface to a second position lower than the first position.
摘要翻译：提供沟槽栅极半导体开关元件。该元件的半导体衬底包括在沟槽的底表面处与栅极绝缘层接触的第二导电类型底部区域和从与主体区域的下表面接触的位置延伸的第一导电类型第二半导体区域到与底部区域的下表面接触的位置。所述底部区域包括第一底部区域和第二底部区域，所述第一底部区域在所述底表面的第一范围中与所述栅极绝缘层接触，所述第一底部表面位于所述沟槽的长度方向上的端部处并且从所述底表面延伸到第一位置; 以及第二底部区域，所述第二底部区域在与所述第一范围相邻的第二范围内与所述栅极绝缘层接触，并且从所述底面延伸到低于所述第一位置的第二位置。

4. 发明申请

WO2017117902A1 沟槽栅IGBT 审中-公开
公开(公告)号：WO2017117902A1
公开(公告)日：2017-07-13
申请号：PCT/CN2016/083278
申请日：2016-05-25
申请人：株洲中车时代电气股份有限公司
发明人：刘国友 , 朱利恒 , 黄建伟 , 罗海辉 , 谭灿健 , 杨鑫著 , 肖强 , 文高
IPC分类号： H01L29/739 , H01L29/417
CPC分类号： H01L29/7397 , H01L29/0696 , H01L29/0804 , H01L29/404 , H01L29/407 , H01L29/417 , H01L29/41708 , H01L29/4916 , H01L29/739 , H01L29/7396
摘要：一种沟槽栅IGBT，其包括假栅和真栅，假栅位于两个真栅之间，发射极金属与假栅相接触，使发射极金属接触区不限于沟槽之间，发射极金属接触区包含了与假栅接触部分，增大了发射极金属接触区，可使真栅与假栅之间的距离缩小，使真栅与假栅之间的间距不再受发射极最小接触面积的影响，显著降低沟槽栅IGBT的导通压降。

5. 发明申请

WO2017080213A1 一种绝缘栅双极晶体管及其制作方法审中-公开
公开(公告)号：WO2017080213A1
公开(公告)日：2017-05-18
申请号：PCT/CN2016/086751
申请日：2016-06-22
申请人：株洲中车时代电气股份有限公司
发明人：刘国友 , 覃荣震 , 黄建伟 , 罗海辉 , 戴小平
IPC分类号： H01L29/739 , H01L21/331 , H01L21/28 , H01L29/423
CPC分类号： H01L29/7397 , H01L21/28 , H01L29/0696 , H01L29/407 , H01L29/423 , H01L29/4238 , H01L29/66348
摘要：公开了一种绝缘栅双极晶体管及其制作方法，通过在第一常规沟槽（301）和第二常规沟槽（302）之间的发射极金属电极（401）下方设置一辅助沟槽栅，即辅助沟槽（303）、辅助栅层（303a）和其对应的栅氧化层（304）的结构，以为绝缘栅双极晶体管关断时提供载流子通路，不仅提高了绝缘栅双极晶体管的关断速度，而且提升了绝缘栅双极晶体管的反偏安全工作区特性，提高了绝缘栅双极晶体管的性能。

6. 发明申请

WO2017064949A1 半導体装置および半導体装置の製造方法审中-公开
标题翻译：半导体器件和制造半导体器件的方法
公开(公告)号：WO2017064949A1
公开(公告)日：2017-04-20
申请号：PCT/JP2016/076419
申请日：2016-09-08
申请人：富士電機株式会社 , 国立研究開発法人産業技術総合研究所
发明人：木下　明将 , 原田　信介 , 田中　保宣
IPC分类号： H01L29/78 , H01L29/06 , H01L29/12
CPC分类号： H01L29/7813 , H01L21/02378 , H01L21/02529 , H01L21/02634 , H01L21/0274 , H01L21/0465 , H01L21/0475 , H01L21/0485 , H01L21/049 , H01L29/06 , H01L29/0696 , H01L29/086 , H01L29/1095 , H01L29/12 , H01L29/1608 , H01L29/167 , H01L29/36 , H01L29/41741 , H01L29/4236 , H01L29/45 , H01L29/66068 , H01L29/66734 , H01L29/78
摘要：炭化珪素半導体基体の第１主面側には、トレンチ（１６）が形成され、第２導電型の第２ベース領域（４）は、トレンチ（１６）と深さ方向に対向する位置に配置され、第２導電型の第２ベース領域（４）のドレイン電極（１３）側端部、および、第２導電型の第１ベース領域（３）のドレイン電極（１３）側端部は、第１導電型の領域（５）のドレイン電極（１３）側端部のよりも深い位置に達する。このようにすることで、トレンチ底部のゲート絶縁膜の電界強度を緩和させ、活性部の耐電圧を抑えることにより耐圧構造部の耐電圧設計を容易にすることができる。また、このような半導体装置を、簡易な製造方法で形成することができる。
摘要翻译：的第一主表面侧上的
碳化硅半导体衬底上形成沟槽（16），第二导电型的第二基极区域（4）具有一深度沟槽（16）被设置在相对的方向上的位置，所述漏电极的第二导电类型（4）的所述第二基极区域（13）的侧端部，以及第二导电类型（3）的第一基极区域的漏极电极（13 ）端部到达的位置比漏极电极的第一导电型区域（5（13）的侧端部）较深。以这种方式，以减少沟槽底部的栅极绝缘膜的电场强度，能够通过抑制活性部分的耐受电压，以便于耐压结构部分的耐受电压的设计。另外，这种半导体器件可以通过简单的制造方法形成。

7. 发明申请

WO2017047283A1 半導体装置および半導体装置の製造方法审中-公开
标题翻译：半导体器件及制造半导体器件的方法
公开(公告)号：WO2017047283A1
公开(公告)日：2017-03-23
申请号：PCT/JP2016/073366
申请日：2016-08-08
申请人：富士電機株式会社
发明人：星　保幸 , 原田　祐一 , 椎木　崇
IPC分类号： H01L29/78 , H01L21/336 , H01L23/48 , H01L29/12
CPC分类号： H01L29/1608 , H01L21/0465 , H01L21/0485 , H01L23/48 , H01L29/0696 , H01L29/1095 , H01L29/417 , H01L29/41741 , H01L29/51 , H01L29/66068 , H01L29/7395 , H01L29/78 , H01L29/7802
摘要：半導体装置は、ソース電極（８）と、ソース電極（８）上に保護膜（１５）と、ソース電極（８）上に保護膜（１５）が設けられていない部分にめっき膜（１６）と、を備え、めっき膜（１６）と保護膜（１５）とソース電極（８）がお互いに接する３重点部分の直下にチャネルが設けられていない。また、半導体装置は、めっき膜（１６）と保護膜（１５）とソース電極（８）がお互いに接する３重点部分の直下に第２の第１導電型領域（４）が設けられていない。このようにすることで、ピン状電極を半田で接合した半導体装置の信頼性を向上させることができる。
摘要翻译：半导体器件设置有源电极（8），设置在源电极（8）上的保护膜（15）和源电极（8）部分上的镀膜（16），保护膜（15）不直接设置在镀膜（16），保护膜（15）和源电极（8）彼此接触的三点部分的正下方。另外，在镀膜（16），保护膜（15）和源电极（8）接触的三点部分的正下方的半导体器件也不设置第二第一导电型区域（4）彼此。这种结构使得可以提高通过焊料将pin形电极接合的半导体器件的可靠性。

8. 发明申请

WO2016205553A1 HIGH PERFORMANCE RADIO FREQUENCY SWITCH 审中-公开
标题翻译：高性能无线电频率开关
公开(公告)号：WO2016205553A1
公开(公告)日：2016-12-22
申请号：PCT/US2016/037921
申请日：2016-06-16
申请人： TAGORE TECHNOLOGY, INC. , SHAH, Manish, N. , DAS, Amitava
发明人： SHAH, Manish, N. , DAS, Amitava
IPC分类号： H01L29/66 , H01L29/15 , H03K17/16 , H03K17/687
CPC分类号： H03K17/063 , H01L21/8252 , H01L21/8258 , H01L27/0207 , H01L27/0605 , H01L27/0629 , H01L28/20 , H01L29/0649 , H01L29/0696 , H01L29/0847 , H01L29/2003 , H01L29/205 , H01L29/41758 , H01L29/4238 , H01L29/7786 , H01L29/7787 , H01L29/7831 , H03K2017/066 , H03K2017/6875 , H03K2217/0081
摘要： A HEMT cell includes two or more gallium nitride ("GaN") high-electron-mobility transistor ("HEMT") devices electrically connected in series with each other. The HEMT cell includes a HEMT cell drain, a HEMT cell source, and a HEMT cell gate. The HEMT cell drain connects with the drain of a first GaN HEMT device in the series. The HEMT cell source connects with the source of a last GaN HEMT device in the series. The HEMT cell gate connects to a first two-dimensional electron gas ("2DEG") gate bias resistor that connects with the gate of the first GaN HEMT device. The HEMT cell gate connects to a second 2DEG gate bias resistor that connects with the gate of the second GaN HEMT device. The first and second 2DEG gate bias resistors are located in a 2DEG layer of the HEMT cell. A multi-throw RF switch is also disclosed.
摘要翻译： HEMT电池包括彼此串联电连接的两个或更多个氮化镓（“GaN”）高电子迁移率晶体管（“HEMT”）器件。 HEMT电池包括HEMT电池漏极，HEMT电池源和HEMT电池栅极。 HEMT电池漏极与第一个GaN HEMT器件的漏极连接。该HEMT电池源与该系列中最后一个GaN HEMT器件的源极连接。 HEMT单元栅极连接到与第一GaN HEMT器件的栅极连接的第一个二维电子气体（“2DEG”）栅极偏置电阻器。 HEMT单元栅极连接到与第二GaN HEMT器件的栅极连接的第二2DEG栅极偏置电阻器。第一和第二2DEG门偏置电阻位于HEMT单元的2DEG层中。还公开了一种多掷RF开关。

9. 发明申请

WO2016042955A1 半導体装置および半導体装置の製造方法审中-公开
标题翻译：半导体器件及制造半导体器件的方法
公开(公告)号：WO2016042955A1
公开(公告)日：2016-03-24
申请号：PCT/JP2015/072919
申请日：2015-08-13
申请人：富士電機株式会社
发明人：藤井　岳志 , 百田　聖自
IPC分类号： H01L29/78 , H01L21/336 , H01L29/06 , H01L29/423 , H01L29/49 , H01L29/739
CPC分类号： H01L29/7397 , H01L29/0619 , H01L29/0696 , H01L29/423 , H01L29/42368 , H01L29/42376 , H01L29/66348 , H01L29/78
摘要：　ｐベース層（４）の厚さより深く、第１トレンチ（５ａ）と第２トレンチ（５ｂ）とによって構成されるトレンチ（５）において、下部に位置する第２トレンチ（５ｂ）を第３トレンチ（５ｃ）と第４トレンチ（５ｄ）とによって構成し、第２トレンチ（５ｂ）のＸ方向における幅を第２トレンチ（５ｂ）の上部に位置する第１トレンチ（５ａ）より膨らませる。さらに、Ｘ方向において第２トレンチ（５ｂ）その膨らませる程度を、第３トレンチ（５ｃ）と第４トレンチ（５ｄ）とで変える。これにより、トレンチの下部の幅を、Ｙ方向において異ならせ、トレンチ（５）の長手方向に一律に広く膨らませるよりも、ゲート容量を小さくできる。さらに、オン電圧を低減でき、また、スイッチング耐量を向上できる。
摘要翻译：在本发明中，第一沟槽（5a）和第二沟槽（5b）形成比第一沟槽（4）的宽度更深的沟槽（5），第二沟槽（5b）位于沟槽（5）的下部由第三沟槽（5c）和第四沟槽（5d）形成。第二沟槽（5b）在X方向上的宽度大于位于第二沟槽（5b）上部的第一沟槽（5a）的宽度。此外，在X方向上，对于第三沟槽（5c）和第四沟槽（5d），第二沟槽（5b）的加宽度不同。因此，可以使沟槽的下部的宽度在Y方向上不同，使得能够使栅极容量小于当下部在沟槽（5）的长度方向上均匀地变宽时。此外，可以降低ON电压，并且可以提高开关容差。

10. 发明申请

WO2016009616A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2016009616A1
公开(公告)日：2016-01-21
申请号：PCT/JP2015/003420
申请日：2015-07-07
申请人：株式会社デンソー
发明人：住友　正清 , 高橋　茂樹
IPC分类号： H01L29/739 , H01L27/04 , H01L29/78 , H01L29/861 , H01L29/868
CPC分类号： H01L29/7397 , H01L27/04 , H01L27/0635 , H01L29/0696 , H01L29/0804 , H01L29/0821 , H01L29/0834 , H01L29/1095 , H01L29/407 , H01L29/4236 , H01L29/66348 , H01L29/78 , H01L29/8613
摘要：　半導体装置は、ドリフト層（１１）と、前記ドリフト層上のベース層（１２）と、前記ベース層と反対側のコレクタ層（２１）およびカソード層（２２）と、前記ベース層を貫通する複数のトレンチ（１３）と、各トレンチ内のゲート電極（１７ａ、１７ｂ）と、前記ベース層の表層部に前記トレンチと接するエミッタ領域（１４）と、前記ベース層および前記エミッタ領域と接続される第１電極（１９）と、前記コレクタ層および前記カソード層と接続される第２電極（２３）とを備える。半導体基板のダイオード領域のゲート電極（１７ｂ）は、ＩＧＢＴ領域のゲート電極（１７ａ）と異なる制御が可能であり、前記ベース層に反転層（２４）が形成されない電圧が印加される。
摘要翻译：该半导体器件包括漂移层（11），形成在漂移层上的基底层（12），与基底层相对设置的集电极层（21）和阴极层（22），多个沟槽（13）穿透基底层，形成在各个沟槽中的栅电极（17a，17b），以与接触每个沟槽的方式形成在基底层的表面部分中的发射极区域（14），连接到基极层和发射极区域，以及连接到集电极层和阴极层的第二电极（23）。在IGBT区域中，可以以不同于栅极电极（17a）的方式控制半导体衬底的二极管区域中的栅电极（17b），并且将栅极电极（17b）施加到栅电极以在基层中形成反型层（24）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式