专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2011013091A3 SEMICONDUCTOR DEVICE INCLUDING A STRESS BUFFER MATERIAL FORMED ABOVE A LOW-K METALLIZATION SYSTEM 审中-公开
标题翻译：半导体器件，包括形成于低K金属化系统之上的应力缓冲材料
公开(公告)号：WO2011013091A3
公开(公告)日：2011-11-03
申请号：PCT/IB2010053457
申请日：2010-07-29
申请人： GLOBALFOUNDRIES INC , WALTER AXEL , LEHR MATTHIAS
发明人： WALTER AXEL , LEHR MATTHIAS
IPC分类号： H01L23/485 , H01L21/60
CPC分类号： H01L23/481 , H01L23/3114 , H01L23/3192 , H01L23/3677 , H01L23/5283 , H01L23/53238 , H01L23/552 , H01L23/562 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/12 , H01L24/13 , H01L2224/03 , H01L2224/0401 , H01L2224/05018 , H01L2224/05022 , H01L2224/05147 , H01L2224/05541 , H01L2224/05548 , H01L2224/05554 , H01L2224/05558 , H01L2224/05567 , H01L2224/05572 , H01L2224/0558 , H01L2224/05639 , H01L2224/05647 , H01L2224/06133 , H01L2224/1148 , H01L2224/13007 , H01L2224/13022 , H01L2224/131 , H01L2224/13147 , H01L2224/81191 , H01L2924/00013 , H01L2924/00014 , H01L2924/0002 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01019 , H01L2924/01022 , H01L2924/01024 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01073 , H01L2924/01074 , H01L2924/01079 , H01L2924/01082 , H01L2924/01327 , H01L2924/014 , H01L2924/04941 , H01L2924/04953 , H01L2924/05042 , H01L2924/10253 , H01L2924/1306 , H01L2924/14 , H01L2924/1433 , H01L2924/19041 , H01L2924/19043 , H01L2924/30105 , H01L2924/3025 , H01L2224/13099 , H01L2924/00 , H01L2224/05552
摘要： A bump structure or pillar structure formed above a metallization system of a complex semiconductor device may include a stress buffer layer (260), which may efficiently distribute the resulting mechanical stress which may typically occur during the chip package interaction due to a thermal mismatch of these components. The stress buffer layer (260) comprises copper-based buffer regions (265) that cover a significant portion of the overall surface, wherein a thickness of approximately 3- 10 µm may also be used. Moreover, the buffer regions (265) may efficiently replace aluminum as a terminal metal active region.
摘要翻译：形成在复杂半导体器件的金属化系统上方的凸块结构或柱结构可以包括应力缓冲层（260），该应力缓冲层可以有效地分布由于这些芯片封装相互作用期间的热失配而可能通常发生的机械应力组件。应力缓冲层（260）包括覆盖整个表面的显着部分的铜基缓冲区（265），其中也可以使用大约3至10μm的厚度。而且，缓冲区（265）可以有效地替代铝作为端金属活性区域。

2. 发明申请

WO2012115001A1 表示装置审中-公开
标题翻译：显示设备
公开(公告)号：WO2012115001A1
公开(公告)日：2012-08-30
申请号：PCT/JP2012/053801
申请日：2012-02-17
申请人：シャープ株式会社 , 中濱裕喜 , 塩田素二 , 長岡元 , 玉木誠 , 青田圭司 , 清水行男 , 松井隆司 , 宮崎弘規 , 村岡盛司
发明人：中濱　裕喜 , 塩田　素二 , 長岡　元 , 玉木　誠 , 青田　圭司 , 清水　行男 , 松井　隆司 , 宮崎　弘規 , 村岡　盛司
IPC分类号： G09F9/00 , H01L21/60
CPC分类号： G02F1/13452 , G02F1/13458 , H01L23/48 , H01L24/06 , H01L24/29 , H01L24/32 , H01L24/81 , H01L24/83 , H01L2224/0401 , H01L2224/05553 , H01L2224/05554 , H01L2224/0603 , H01L2224/0613 , H01L2224/06133 , H01L2224/2929 , H01L2224/2939 , H01L2224/294 , H01L2224/32225 , H01L2224/73204 , H01L2224/81903 , H01L2224/83139 , H01L2224/83851 , H01L2224/9211 , H01L2924/00014 , H01L2224/81 , H01L2224/83
摘要：液晶表示装置は、画像を表示可能な表示部を有する液晶パネルと、制御回路基板から供給される駆動電力及び基準電位に基づいて作動するものであって、制御回路基板から供給される入力信号を処理して生成した出力信号を表示部に出力することで液晶パネルを駆動するドライバ（２１）と、制御回路基板側とドライバ（２１）側とに対をなす形でそれぞれ備えられ互いに対応するもの同士が直接的にまたは間接的に接触する電源端子部、グランド端子部及び入力側端子部と、ドライバ（２１）側と表示部側とに対をなす形で備えられそれぞれがコイル状をなすとともに相互に誘導結合されることで出力信号の伝送が可能とされる出力側端子部（２８）とを備える。
摘要翻译：该液晶显示装置包括：具有能够显示图像的显示单元的液晶面板; 驱动器（21），用于基于参考电位和从控制电路基板提供的驱动电力进行操作，所述驱动器适于处理从控制电路基板提供的输入信号，并将所生成的输出信号输出到显示单元以驱动液晶面板; 电源端子部分，接地端子部分和输入侧端子部分以一对形式分别设置到控制电路基板侧和驱动器（21）侧，相互对应的端子部分与一个直接或间接接触另一个; 以及与驱动器（21）侧和显示单元侧成对设置的输出侧端子部（28），输出侧端子部分描述线圈形状并且能够通过电感传递输出信号相互耦合。

3. 发明申请

WO2014176411A1 MULTIPLE BAND MULTIPLE MODE TRANSCEIVER FRONT END FLIP-CHIP ARCHITECTURE AND CIRCUITRY WITH INTEGRATED POWER AMPLIFIERS 审中-公开
标题翻译：多功能多模式收发器前端片式芯片结构和集成功率放大器的电路
公开(公告)号：WO2014176411A1
公开(公告)日：2014-10-30
申请号：PCT/US2014/035268
申请日：2014-04-24
申请人： RFAXIS, INC.
发明人： ZHANG, Lisette , GORBACHOV, Oleksandr
IPC分类号： H04M1/00
CPC分类号： H04B1/0475 , H01L23/49816 , H01L23/5227 , H01L23/66 , H01L24/02 , H01L24/05 , H01L24/06 , H01L24/13 , H01L2223/6644 , H01L2223/6655 , H01L2223/6661 , H01L2223/6677 , H01L2223/6688 , H01L2224/0235 , H01L2224/0401 , H01L2224/05552 , H01L2224/06131 , H01L2224/06133 , H01L2224/131 , H01L2224/13147 , H03F3/195 , H03F3/213 , H03F3/24 , H03F2200/294 , H03F2200/451 , H03F2200/465 , H04B1/0067 , H04B1/16 , H04B1/40 , H04B2001/0408 , H01L2924/00014 , H01L2924/014 , H01L2924/00012
摘要： An integrated circuit architecture and circuitry is defined by a die structure with a plurality of exposed conductive pads arranged in a grid of rows and columns. The die structure has a first operating frequency region with a first transmit and receive chain, and a second operating frequency region with a second transmit chain and a second receive chain. There is a shared region of the die structure defined by an overlapping segment of the first operating frequency region and the second operating frequency region with a shared power supply input conductive pad connected to the first transmit chain, the second transmit chain, the first receive chain, and the second receive chain, and a shared power detection output conductive pad connected to the first transmit chain and the second transmit chain.
摘要翻译：集成电路架构和电路由具有布置在行和列格栅中的多个暴露的导电焊盘的管芯结构限定。管芯结构具有带有第一发射和接收链的第一工作频率区域和具有第二发射链和第二接收链的第二工作频率区域。存在由第一工作频率区域和第二工作频率区域的重叠段限定的管芯结构的共享区域，其中共享电源输入导电焊盘连接到第一发射链，第二发射链，第一接收链和第二接收链，以及连接到第一发送链和第二发送链的共享功率检测输出导电焊盘。

4. 发明申请

WO2010143326A1 半導体集積回路装置及びその設計方法审中-公开
标题翻译：半导体集成电路器件及其设计方法
公开(公告)号：WO2010143326A1
公开(公告)日：2010-12-16
申请号：PCT/JP2010/000442
申请日：2010-01-27
申请人：パナソニック株式会社 , 横山賢司
发明人：横山賢司
IPC分类号： H01L21/822 , H01L21/3205 , H01L21/60 , H01L21/82 , H01L23/12 , H01L23/52 , H01L27/04
CPC分类号： H01L24/06 , H01L24/13 , H01L24/16 , H01L2224/02377 , H01L2224/0401 , H01L2224/05013 , H01L2224/05022 , H01L2224/05559 , H01L2224/05572 , H01L2224/06131 , H01L2224/06133 , H01L2224/06177 , H01L2224/06179 , H01L2224/13023 , H01L2924/00013 , H01L2924/00014 , H01L2924/0002 , H01L2924/01006 , H01L2924/01033 , H01L2924/01078 , H01L2924/01082 , H01L2924/14 , H01L2924/15311 , H01L2924/19041 , H01L2224/13099 , H01L2224/13599 , H01L2224/05599 , H01L2224/05099 , H01L2224/29099 , H01L2224/29599 , H01L2224/05552
摘要：　半導体集積回路装置は、複数の入出力セル（１０５）を有する半導体チップ（１００）と、半導体チップの表面上に形成された複数のパッド（１０１）、（１０２）と、半導体チップの表面上に形成され、且つ複数の入出力セル（１０５）の少なくとも一部と複数のパッド（１０１）、（１０２）の少なくとも一部とを電気的に接続するパッド間配線（１０３）、（１０４）とを有している。複数のパッド（１０１）、（１０２）は、半導体チップの中央部において四角格子状に配置され、且つ、半導体チップの４つの隅部のうちの少なくとも一隅部において千鳥状に配置されている。
摘要翻译：提供一种半导体集成电路器件，其具有：具有多个输入/输出单元（105）的半导体芯片（100）; 形成在所述半导体芯片的表面上的多个焊盘（101,102）; 以及形成在所述半导体芯片的表面上的焊盘之间的布线（103,104），所述布线将至少一些所述输入/输出单元（105）与至少一些所述焊盘（101,102）电连接。焊盘（101,102）在半导体芯片的中心部分以四边形的格子形状布置，并且至少在半导体芯片的四个角部的一个角部上以交错的方式布置。

5. 发明申请

WO2014052274A1 FLEXIBLE, SPACE-EFFICIENT I/O CIRCUITRY FOR INTEGRATED CIRCUITS 审中-公开
标题翻译：集成电路灵活，高效的I / O电路
公开(公告)号：WO2014052274A1
公开(公告)日：2014-04-03
申请号：PCT/US2013/061317
申请日：2013-09-24
申请人： BAYSAND INC.
发明人： PARKS, Jonathan, C. , LIEW, Yin, Hao , LEE, Kok, Seong , WERFELLI, Salah, M
IPC分类号： H01L21/82 , H01L27/04 , H01L21/822
CPC分类号： H01L24/06 , H01L23/50 , H01L23/5286 , H01L23/60 , H01L27/0296 , H01L27/11898 , H01L2224/0401 , H01L2224/04042 , H01L2224/05552 , H01L2224/05553 , H01L2224/05554 , H01L2224/06133
摘要： Flexible, space-efficient I/O architectures for integrated circuits simplify circuit design and shorten design times. In one aspect, cells for power supply pads are eliminated, in part by locating ESD protection circuitry for these pads underneath the pads themselves, leaving only signal I/O buffers. Pads coupled to the signal I/O buffers may be defined as either signal I/O pads or power supply pads in accordance with customization circuitry. Customization circuitry provides for flexible bank architectures, where signal I/O buffers within a bank share power supply requirements that may be different from power supply requirements of signal I/O buffers of another bank. The number of banks and the number of signal I/O buffers belonging to each bank is flexibly defined. Customization circuitry provides for flexible pad options, whereby the IC pads may be configured for different packaging technology, for example, for wire bonding for flip-chip bonding, or for other types of bonding.
摘要翻译：灵活，节省空间的集成电路I / O架构简化了电路设计并缩短了设计时间。在一个方面，消除用于电源焊盘的电池，部分地通过将这些焊盘的ESD保护电路定位在焊盘本身下方，仅留下信号I / O缓冲器。耦合到信号I / O缓冲器的焊盘可以根据定制电路被定义为信号I / O焊盘或电源焊盘。定制电路提供灵活的银行体系结构，其中银行内的信号I / O缓冲区共享电源要求，可能与另一银行的信号I / O缓冲区的电源要求不同。灵活地定义了存储体的数量和属于每个存储体的信号I / O缓冲器的数量。定制电路提供灵活的焊盘选项，由此IC焊盘可以被配置用于不同的封装技术，例如用于倒装芯片焊接的引线接合或用于其它类型的接合。

6. 发明申请

WO2010067481A1 半導体集積回路装置及びその設計方法审中-公开
标题翻译：半导体集成电路装置及其设计方法
公开(公告)号：WO2010067481A1
公开(公告)日：2010-06-17
申请号：PCT/JP2009/003077
申请日：2009-07-02
申请人：パナソニック株式会社 , 横山賢司
发明人：横山賢司
IPC分类号： H01L21/82 , H01L21/60 , H01L21/822 , H01L23/12 , H01L27/04
CPC分类号： H01L24/14 , H01L23/50 , H01L23/5286 , H01L24/06 , H01L27/0203 , H01L27/11898 , H01L2224/0235 , H01L2224/02375 , H01L2224/02377 , H01L2224/0401 , H01L2224/05552 , H01L2224/06131 , H01L2224/06133 , H01L2224/06136 , H01L2224/13099 , H01L2224/14 , H01L2224/1403 , H01L2224/14131 , H01L2224/14133 , H01L2224/14136 , H01L2224/16 , H01L2224/73204 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/01078 , H01L2924/14 , H01L2924/15311 , H01L2924/18161 , H01L2924/30105 , H01L2924/00014 , H01L2924/00012
摘要：　応力の影響を受けるパッド（１０１）下側のセル（１０３）配置位置について、応力の影響に起因するＬＳＩの動作不具合が発生しにくいように予めレイアウトしておく。セル（１０３）配置位置に加えて、又はセル（１０３）配置位置に代えて、パッド（１０１）配置位置又はバンプ（１０２）配置位置等のレイアウトを調整してもよい。
摘要翻译：公开了一种半导体集成电路器件，其能够对受到应力影响的焊盘（101）下方的单元（103）的布置位置进行预布置，使得由于可能由于这种压力不可能发生。除了单元（103）的布置位置之外，或者代替单元（103）的布置位置，半导体集成电路器件能够调整例如焊盘（101）的布置位置的布局，和凸块（102）的布置位置。

7. 发明申请

WO2014057908A1 駆動チップ及び表示装置审中-公开
标题翻译：驱动芯片和显示设备
公开(公告)号：WO2014057908A1
公开(公告)日：2014-04-17
申请号：PCT/JP2013/077238
申请日：2013-10-07
申请人：シャープ株式会社
发明人：松井　隆司 , 堀口　武志 , 塩田　素二
IPC分类号： H01L21/60 , G02F1/1345 , G09F9/00
CPC分类号： H01L24/06 , G02F1/13452 , H01L23/49811 , H01L23/49838 , H01L24/14 , H01L24/29 , H01L24/81 , H01L24/83 , H01L2224/0401 , H01L2224/0603 , H01L2224/06131 , H01L2224/06133 , H01L2224/06135 , H01L2224/06177 , H01L2224/1403 , H01L2224/14131 , H01L2224/14133 , H01L2224/14135 , H01L2224/14177 , H01L2224/14515 , H01L2224/2929 , H01L2224/293 , H01L2224/81139 , H01L2224/81203 , H01L2224/8185 , H01L2224/83139 , H01L2224/83203 , H01L2224/83851 , H01L2924/12041 , H01L2924/3511 , H01L2924/381 , H01L2924/00014 , H01L2924/00
摘要：　駆動チップは、ベース本体と、ベース本体の長手方向の対向する辺に沿ってそれぞれ配設された２組の端子群と、２列以上で千鳥状に配置された一方の端子群において、長手方向の端子のピッチが狭い狭ピッチ部と、長手方向の端子のピッチが狭ピッチ部より広いラフピッチ部と、２組の端子群の間であって、ラフピッチ部に並設されたダミーバンプとを備えた構成とする。
摘要翻译：该驱动芯片具有以下结构：基部主体; 两个端子组，其分别沿着基底主体的基部主体侧设置在基部主体的纵向方向上，所述侧面彼此相对; 一个端子组中的窄间距部分，其中端子以锯齿形的方式设置成两行或更多行，所述窄节段部分在纵向方向上具有窄的端子间距; 在一个端子组中的粗略俯仰部分，所述粗略俯仰部分的纵向方向上的端子间距比窄节段部分的端部间距宽; 以及设置在所述两个端子组之间的虚设凸块，所述虚设凸块平行于所述粗螺距部分设置。

8. 发明申请

WO2014011612A3 NON-CIRCULAR UNDER BUMP METALLIZATION (UBM) STRUCTURE, ORIENTATION OF NON-CIRCULAR UBM STRUCTURE AND TRACE ORIENTATION TO INHIBIT PEELING AND/OR CRACKING 审中-公开
标题翻译：非圆形非金属结构（UBM）结构，非圆形UBM结构的定向和跟踪方向，以阻止剥离和/或破裂
公开(公告)号：WO2014011612A3
公开(公告)日：2014-04-10
申请号：PCT/US2013049682
申请日：2013-07-09
申请人： QUALCOMM INC
发明人： BAO ZHONGPING , ZHAO LILY , HAN MICHAEL
IPC分类号： H01L23/485 , H01L21/60 , H01L23/498
CPC分类号： H01L24/14 , H01L23/49811 , H01L23/49838 , H01L24/03 , H01L24/05 , H01L24/06 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/81 , H01L2224/0401 , H01L2224/05541 , H01L2224/05552 , H01L2224/05572 , H01L2224/05647 , H01L2224/06051 , H01L2224/06131 , H01L2224/06133 , H01L2224/06141 , H01L2224/06145 , H01L2224/06517 , H01L2224/13006 , H01L2224/13012 , H01L2224/13015 , H01L2224/13022 , H01L2224/13027 , H01L2224/13082 , H01L2224/14145 , H01L2224/811 , H01L2224/81191 , H01L2224/81203 , H01L2224/81447 , H01L2224/81815 , H01L2924/3512 , H01L2924/00012 , H01L2924/00014 , H01L2924/2064
摘要： Some exemplary embodiments of this disclosure pertain to a semiconductor package that includes a packaging substrate, a die and a set of under bump metallization (UBM) structures coupled to the packaging substrate and the die. Each UBM structure has a non-circular cross-section along its respective lateral dimension. Each UBM structure includes a first narrower portion and a second wider portion. The first narrower portion has a first width. The second wider portion has a second width that is greater than the first width. Each UBM structure is oriented towards a particular region of the die such that the first narrower portion of the UBM structure is closer than the second wider portion of the UBM structure to the particular region of the die.
摘要翻译：本公开的一些示例性实施例涉及包括封装衬底，管芯和耦合到封装衬底和管芯的一组凹凸金属化（UBM）结构的半导体封装。每个UBM结构沿其相应的横向尺寸具有非圆形横截面。每个UBM结构包括第一较窄部分和第二较宽部分。第一较窄部分具有第一宽度。第二较宽部分具有大于第一宽度的第二宽度。每个UBM结构朝向模具的特定区域，使得UBM结构的第一较窄部分比UBM结构的第二较宽部分更靠近模具的特定区域。

9. 发明申请

WO2014011612A2 NON-CIRCULAR UNDER BUMP METALLIZATION (UBM) STRUCTURE, ORIENTATION OF NON-CIRCULAR UBM STRUCTURE AND TRACE ORIENTATION TO INHIBIT PEELING AND/OR CRACKING 审中-公开
标题翻译：非凸面金属化（UBM）结构下的非圆形，非圆形UBM结构的定向以及抑制剥离和/或开裂的痕迹定向
公开(公告)号：WO2014011612A2
公开(公告)日：2014-01-16
申请号：PCT/US2013/049682
申请日：2013-07-09
申请人： QUALCOMM INCORPORATED
发明人： BAO, Zhongping , ZHAO, Lily , HAN, Michael
IPC分类号： H01L23/485
CPC分类号： H01L24/14 , H01L23/49811 , H01L23/49838 , H01L24/03 , H01L24/05 , H01L24/06 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/81 , H01L2224/0401 , H01L2224/05541 , H01L2224/05552 , H01L2224/05572 , H01L2224/05647 , H01L2224/06051 , H01L2224/06131 , H01L2224/06133 , H01L2224/06141 , H01L2224/06145 , H01L2224/06517 , H01L2224/13006 , H01L2224/13012 , H01L2224/13015 , H01L2224/13022 , H01L2224/13027 , H01L2224/13082 , H01L2224/14145 , H01L2224/811 , H01L2224/81191 , H01L2224/81203 , H01L2224/81447 , H01L2224/81815 , H01L2924/3512 , H01L2924/00012 , H01L2924/00014 , H01L2924/2064
摘要： Some exemplary embodiments of this disclosure pertain to a semiconductor package that includes a packaging substrate, a die and a set of under bump metallization (UBM) structures coupled to the packaging substrate and the die. Each UBM structure has a non-circular cross-section along its respective lateral dimension. Each UBM structure includes a first narrower portion and a second wider portion. The first narrower portion has a first width. The second wider portion has a second width that is greater than the first width. Each UBM structure is oriented towards a particular region of the die such that the first narrower portion of the UBM structure is closer than the second wider portion of the UBM structure to the particular region of the die.
摘要翻译：本公开的一些示例性实施例涉及一种半导体封装，其包括封装衬底，管芯和耦合到封装衬底和管芯的一组凸底下金属化（UBM）结构。每个UBM结构沿其各自的横向尺寸具有非圆形横截面。每个UBM结构包括第一较窄部分和第二较宽部分。第一较窄部分具有第一宽度。第二较宽部分具有大于第一宽度的第二宽度。每个UBM结构朝向管芯的特定区域定向，使得UBM结构的第一较窄部分比UBM结构的第二较宽部分更靠近管芯的特定区域。

10. 发明申请

WO2012161044A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2012161044A1
公开(公告)日：2012-11-29
申请号：PCT/JP2012/062484
申请日：2012-05-16
申请人：ソニー株式会社 , 藤井宣年 , 香川恵永
发明人：藤井　宣年 , 香川　恵永
IPC分类号： H01L21/3205 , H01L21/02 , H01L21/768 , H01L23/522 , H01L25/00 , H01L27/00 , H01L27/14
CPC分类号： H01L23/498 , H01L23/49866 , H01L23/522 , H01L24/05 , H01L24/06 , H01L24/08 , H01L24/80 , H01L25/0657 , H01L25/50 , H01L27/14636 , H01L27/1464 , H01L2224/05547 , H01L2224/05571 , H01L2224/0603 , H01L2224/06131 , H01L2224/06133 , H01L2224/0616 , H01L2224/06517 , H01L2224/08123 , H01L2224/08147 , H01L2224/80357 , H01L2224/80895 , H01L2224/80896 , H01L2225/06513 , H01L2225/06565 , H01L2924/00012 , H01L2924/00014 , H01L2924/01029 , H01L2924/12043 , H01L2924/13091 , H01L2224/05552 , H01L2924/00
摘要：　第１の半導体装置は、第１層間絶縁膜と、第１層間絶縁膜内に埋め込まれ、一方の表面が第１層間絶縁膜の一方の表面と同一面上に位置した第１電極パッドと、第１層間絶縁膜内に埋め込まれ、一方の表面が第１層間絶縁膜の一方の表面と同一面上に位置し、第１電極パッドの周囲に配設された第１ダミー電極と、を含む第１配線層と、第２層間絶縁膜と、第２層間絶縁膜内に埋め込まれ、一方の表面が第２層間絶縁膜の一方の表面と同一表面上に位置し、かつ第１電極パッドに接合された第２電極パッドと、一方の表面が第２層間絶縁膜の第１層間絶縁膜側の表面と同一面上に位置し、第２電極パッドの周囲に配設され、第１ダミー電極に接合された第２ダミー電極と、を含む第２配線層と、を含んでいる。第２の半導体装置は、接合界面側の表面に形成されかつ第１の方向に延在する第１電極を有する第１半導体部と、第１電極と接合されかつ第１の方向と交差する第２の方向に延在する第２電極を有し、上記接合界面で第１半導体部と貼り合わせて設けられた第２半導体部とを備えている。
摘要翻译： 1.一种第一半导体器件，包括：第一布线层，其包括第一层间绝缘膜，第一电极焊盘，其嵌入在所述第一层间绝缘膜内并且定位成使得其一个表面与所述第一层间绝缘膜的一个表面共面，第一虚拟电极嵌入在第一层间绝缘膜内，定位成使得其一个表面与第一层间绝缘膜的一个表面共面并且布置在第一电极焊盘的周边; 以及第二布线层，其包括第二层间绝缘膜，嵌入在所述第二层间绝缘膜内的第二电极焊盘，其接合到所述第一电极焊盘，并且定位成使得其一个表面位于与所述第二层间绝缘膜的所述第二层间绝缘膜的一个表面相同的表面上层间绝缘膜和与第一虚设电极接合的第二虚拟电极，定位成使得其一个表面与第一层间绝缘膜侧的第二层间绝缘膜的表面共面，并且布置在第二间隔绝缘膜的第二间隔绝缘膜的周边电极垫。第二半导体器件设置有：第一半导体部件，其具有形成在其接合界面侧的表面上并沿第一方向延伸的第一电极; 以及第二半导体部件，具有与第一电极接合并沿与第一方向交叉的第二方向延伸的第二电极，并且在接合界面处接合到第一半导体部件。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式