专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2017173779A1 阵列基板和显示装置审中-公开
公开(公告)号：WO2017173779A1
公开(公告)日：2017-10-12
申请号：PCT/CN2016/098430
申请日：2016-09-08
申请人：京东方科技集团股份有限公司
发明人：程鸿飞
IPC分类号： G02F1/1362
CPC分类号： H01L27/0266 , G02F1/1362 , G02F1/136204 , H01L27/0292 , H01L27/0296 , H01L27/124
摘要：一种阵列基板和显示装置。阵列基板包括衬底基板（11），衬底基板（11）包括像素区域和围绕像素区域的周边区域（Z），其中像素区域和周边区域（Z）设置有栅线（12），并且周边区域（Z）设置有静电释放支路（13）、第一静电保护单元（14）和静电保护线（15），静电释放支路（13）与栅线（12）的预设段并联，并且栅线（12）的预设段位于周边区域（Z），第一静电保护单元（14）分别与静电释放支路（13）和静电保护线（15）连接。

2. 发明申请

WO2017140004A1 阵列基板及液晶显示装置审中-公开
公开(公告)号：WO2017140004A1
公开(公告)日：2017-08-24
申请号：PCT/CN2016/075475
申请日：2016-03-03
申请人：深圳市华星光电技术有限公司
发明人：徐向阳
IPC分类号： G02F1/1362 , G02F1/1368 , H01L27/02
CPC分类号： G02F1/136204 , G02F1/1362 , G02F1/136286 , G02F1/1368 , G02F2202/22 , G09G3/36 , G09G3/3648 , G09G2300/0819 , G09G2330/04 , G09G2330/06 , H01L27/02 , H01L27/0266 , H01L27/0292 , H01L27/0296 , H01L27/1244
摘要：一种阵列基板和具有该阵列基板的液晶显示装置，所述阵列基板包括基板（100）、设置于所述基板（100）上的多条数据线（200）及设置于所述基板（100）上的多条扫描线（300）；基板（100）包括显示区（110）及显示区（110）周侧的外围电路区（120），每条数据线（200）包括数据线外段（210）和数据线内段（220），每条扫描线（300）包括扫描线外段（310）和扫描线内段（320）；外围电路区（120）还设置有短接线（121）、使能信号线（122）、多个第一薄膜晶体管（T1）、多个第二薄膜晶体管（T2）、多个第一静电保护电路（123）、多个第二静电保护电路（124）、多个第三静电保护电路（125）及多个第四静电保护电路（126）。所述阵列基板可有效排走静电，将外围电路区（120）的静电与显示区（110）的静电分开，避免外围电路区（120）的高压静电电荷累积过大或高压静电释放点离显示区（110）近时击穿显示区（110）内的器件。

3. 发明申请

WO2016052203A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2016052203A1
公开(公告)日：2016-04-07
申请号：PCT/JP2015/076318
申请日：2015-09-16
申请人：三菱電機株式会社
发明人：菅原　勝俊 , 香川　泰宏 , 田中　梨菜 , 福井　裕
IPC分类号： H01L29/78 , H01L29/12
CPC分类号： H01L27/0296 , H01L21/046 , H01L21/0475 , H01L27/0288 , H01L29/0623 , H01L29/0696 , H01L29/1087 , H01L29/1608 , H01L29/41766 , H01L29/7397 , H01L29/7802 , H01L29/7813
摘要：　第１導電型のドリフト層（２ａ）上に形成された第２導電型のベース領域（３）と、ベース領域（３）内に位置する第１導電型のソース領域（４）と、ベース領域（３）とソース領域（４）とを貫通し、平面視においてセル領域（１４）を区分けするトレンチ（５）と、トレンチ（５）の底部に配設された第２導電型の保護拡散層（７）と、トレンチ（５）内にゲート絶縁膜（６）を介して埋め込まれたゲート電極（８）と、ソース領域（４）と電気的に接続されるソース電極（１０）と、３個以上のセル領域（１４）の位置に配設され、保護拡散層（７）とソース電極（１０）と、を接続する保護コンタクト領域（１５）と、を備え、保護コンタクト領域（１５）は、最も近い距離にある３つの保護コンタクト領域（１５）の中心を頂点とする三角形（１８）が、鋭角三角形となるように配設されたこと、を特徴とする。
摘要翻译：该半导体器件的特征在于具有形成在第一导电型漂移层（2a）上的第二导电型基极区（3）。位于基部区域（3）内部的第一导电型源极区域（4）; 穿过基部区域（3）和源极区域（4）的沟槽（5）以及在平面图中彼此分隔开细胞区域（14）的沟槽（5）设置在所述沟槽（5）的底部的第二导电型保护扩散层（7）。通过栅极绝缘膜（6）嵌入沟槽（5）中的栅电极（8）; 与源极区域（4）电连接的源电极（10）。和保护接触区域（15），其设置在三个以上单元区域（14）的位置，并将保护扩散层（7）和源电极（10）彼此连接。半导体器件的特征还在于，保护接触区域（15）被布置成使得以三角形（18）形成尖锐的三角形（18），其中三个保护接触区域（15）的中心彼此以最短的距离形成锐角。

4. 发明申请

WO2015100989A1 阵列基板、显示面板和显示装置审中-公开
公开(公告)号：WO2015100989A1
公开(公告)日：2015-07-09
申请号：PCT/CN2014/081246
申请日：2014-06-30
申请人：京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
发明人：闫岩
IPC分类号： G02F1/1362 , H01L27/02
CPC分类号： G09G3/2092 , G02F1/136204 , G02F2001/133388 , G09G3/006 , G09G3/20 , G09G3/3611 , G09G2330/025 , G09G2330/04 , G09G2330/06 , G09G2330/08 , H01L27/0296
摘要：一种阵列基板、显示面板和显示装置，该阵列基板(11)包括：多条数据线(D)、多条栅极线(G)、第一引线(L1)和/或第二引线(L2)。当所述阵列基板包括第一引线(L1)时，至少一条数据线(D)通过至少一个第一静电释放装置(ESD1)连接所述阵列基板(11)上的第一引线(L1)，每个第一静电释放装置(ESD1)仅连接一条数据线(D)；当所述阵列基板包括第二引线(L2)时，至少一条栅极线(G)通过至少一个第二静电释放装置(ESD2)连接所述阵列基板(11)上的第二引线(L2)，每个第二静电释放装置(ESD2)仅连接一条栅极线(G)。该阵列基板(11)能够避免显示面板在受到挤压或者摩擦时因电路中电荷的大量积累造成的电路击穿和损伤。

5. 发明申请

WO2018116263A1 LOW POWER ELECTROSTATIC DISCHARGE PROTECTION CIRCUIT 审中-公开
公开(公告)号：WO2018116263A1
公开(公告)日：2018-06-28
申请号：PCT/IB2017/058334
申请日：2017-12-22
申请人： INDIAN INSTITUTE OF SCIENCE
发明人： THAKUR, Bikash Kumar , BHATTACHARYA, Prasenjit , SAMBANDAN, Sanjiv
IPC分类号： H01L27/02 , H01L29/786
CPC分类号： H01L27/0266 , G02F1/136204 , H01L27/0296 , H01L29/402 , H01L29/78645
摘要： An electrostatic discharge (ESD) protection circuit for Large Area Electronics is disclosed, the circuit comprising two back-to-back MISIS TFT devices with their one end connected to a scan line between two resistors R1 and R2 and the other end connected to an ESD bus. Likewise two back-to-back MISIS TFT devices with their one end connected to data line after a single resistor R1 and the other end connected to ESD bus. The MISIS TFT device incorporates a carrier injection terminal in the thin semiconductor layer that works as a secondary source contact and injects charge at low frequency or the steady state condition and screens most of the gate electric field coupling to the channel thereby significantly reducing normal mode leakage current through the device. During an ESD event the MISIS TFTs work as diode connected TFTs thereby sinking large currents due to their low on resistance.

6. 发明申请

WO2017048219A1 ADVANCED NODE COST REDUCTION BY ESD INTERPOSER 审中-公开
标题翻译：先进的节点降低ESD插件
公开(公告)号：WO2017048219A1
公开(公告)日：2017-03-23
申请号：PCT/US2015/049923
申请日：2015-09-14
申请人： INTEL IP CORPORATION
发明人： SEIDEMANN, Georg , GEISSLER, Christian , REINGRUBER, Klaus
IPC分类号： H01L23/60 , H01L27/02
CPC分类号： H01L27/0296 , H01L23/147 , H01L23/481 , H01L23/49816 , H01L23/49827 , H01L23/60 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/81 , H01L25/0655 , H01L25/105 , H01L25/18 , H01L27/0255 , H01L28/00 , H01L2224/02166 , H01L2224/02372 , H01L2224/0401 , H01L2224/04042 , H01L2224/05548 , H01L2224/0557 , H01L2224/12105 , H01L2224/13007 , H01L2224/13024 , H01L2224/131 , H01L2224/16145 , H01L2224/16146 , H01L2224/16235 , H01L2224/16237 , H01L2224/16238 , H01L2224/17181 , H01L2224/24137 , H01L2224/32245 , H01L2224/48091 , H01L2224/48106 , H01L2224/48108 , H01L2224/48137 , H01L2224/48145 , H01L2224/48157 , H01L2224/73253 , H01L2224/73265 , H01L2224/81815 , H01L2225/1023 , H01L2225/1041 , H01L2225/1058 , H01L2924/00014 , H01L2924/10253 , H01L2924/10271 , H01L2924/14 , H01L2924/15192 , H01L2924/15311 , H01L2924/15321 , H01L2924/15331 , H01L2924/19107 , H01L2924/014 , H01L2224/45099
摘要： An apparatus including an electrostatic discharge circuit including a first circuit portion coupled beneath a die contact pad of an integrated circuit die and a second circuit portion in an interposer separate from the integrated circuit die, the interposer including a first contact point coupled to the contact pad of the integrated circuit die and a second contact point operable for connection to an external source. A method including forming an integrated circuit die including a first electrostatic discharge structure beneath a contact pad of the die; and coupling the die to an interposer including an interposer contact and a second electrostatic discharge structure, wherein a signal at the contact pad of the die is operable to be routed through the interposer.
摘要翻译：一种包括静电放电电路的装置，包括耦合在集成电路管芯的管芯接触焊盘下方的第一电路部分和与集成电路管芯分开的插入器中的第二电路部分，所述插入器包括耦合到接触焊盘的第一接触点并且可操作用于连接到外部源的第二接触点。一种包括在芯片的接触焊盘下方形成包括第一静电放电结构的集成电路管芯的方法; 以及将所述管芯耦合到包括插入器接触件和第二静电放电结构的插入器，其中所述管芯的接触焊盘处的信号可操作地穿过所述插入件。

7. 发明申请

WO2016107093A1 显示面板及其制作方法、显示装置审中-公开
公开(公告)号：WO2016107093A1
公开(公告)日：2016-07-07
申请号：PCT/CN2015/081416
申请日：2015-06-15
申请人：京东方科技集团股份有限公司 , 合肥鑫晟光电科技有限公司
发明人：贾纬华 , 江鹏 , 杨海鹏 , 金在光 , 尹傛俊
IPC分类号： G02F1/133 , G02F1/136
CPC分类号： G02F1/136204 , G02F1/133 , G02F1/1345 , G02F1/136 , G02F1/136209 , G02F1/136286 , G02F1/1368 , G02F2202/16 , G02F2202/28 , H01L23/544 , H01L23/60 , H01L27/0292 , H01L27/0296 , H01L27/124 , H01L27/1259 , H01L2223/5442 , H01L2223/54426 , H01L2223/54486
摘要：一种显示面板及其制作方法、显示装置，该显示面板包括阵列基板（100）和对置基板（200），阵列基板（100）包括主体区域和周边区域，主体区域和对置基板（200）在阵列基板（100）上的正投影重合，周边区域和主体区域中设置有静电导出线（40）和至少一个点胶区域（30），点胶区域（30）中设置有导电胶（90），导电胶（90）与接地部件（50，60）电连接，对置基板（200）上设置有静电传导结构（201，202），导电胶（90）与静电传导结构（201，202）电连接。

8. 发明申请

WO2014182449A1 ELECTROSTATIC DISCHARGE DIODE 审中-公开
标题翻译：静电放电二极管
公开(公告)号：WO2014182449A1
公开(公告)日：2014-11-13
申请号：PCT/US2014/035076
申请日：2014-04-23
申请人： QUALCOMM INCORPORATED
发明人： RAMACHANDRAN, Vidhya , HENDERSON, Brian M. , GU, Shiqun , TAN, Chiew-Guan , KIM, Jung Pill , KIM, Taehyun
IPC分类号： H01L27/06 , H01L23/48 , H01L23/60 , H01L25/065 , H01L27/02
CPC分类号： H01L29/66128 , H01L21/304 , H01L21/762 , H01L21/76898 , H01L23/481 , H01L23/49827 , H01L23/525 , H01L23/535 , H01L23/60 , H01L25/0657 , H01L27/0255 , H01L27/0296 , H01L27/0694 , H01L27/0814 , H01L29/0649 , H01L29/66143 , H01L29/8611 , H01L29/872 , H01L2224/02372 , H01L2224/0239 , H01L2224/0401 , H01L2224/05548 , H01L2224/0557 , H01L2224/11002 , H01L2224/13022 , H01L2224/13024 , H01L2224/16145 , H01L2224/94 , H01L2225/06513 , H01L2225/06541 , H01L2924/00014 , H01L2924/12032 , H01L2224/81 , H01L2924/00 , H01L2224/05552
摘要： A method includes thinning a back-side of a substrate to expose a portion of a first via that is formed in the substrate. The method also includes forming a first diode at the back-side of the substrate. The first diode is coupled to the first via.
摘要翻译：一种方法包括使衬底的背面变薄以暴露形成在衬底中的第一通孔的一部分。该方法还包括在衬底的背面形成第一二极管。第一二极管耦合到第一通孔。

9. 发明申请

WO2012121255A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2012121255A1
公开(公告)日：2012-09-13
申请号：PCT/JP2012/055707
申请日：2012-03-06
申请人：ルネサスエレクトロニクス株式会社 , 金子貴昭 , 井上尚也 , 林喜宏
发明人：金子　貴昭 , 井上　尚也 , 林　喜宏
IPC分类号： H01L21/822 , H01L21/3205 , H01L21/768 , H01L21/8234 , H01L21/8238 , H01L23/522 , H01L27/04 , H01L27/06 , H01L27/088 , H01L27/092 , H01L29/786
CPC分类号： H01L27/0285 , H01L23/522 , H01L23/5283 , H01L23/53295 , H01L23/552 , H01L27/0255 , H01L27/0296 , H01L27/0688 , H01L27/1218 , H01L27/1225 , H01L27/124 , H01L29/24 , H01L29/7869 , H01L2924/0002 , H01L2924/00
摘要：　半導体装置が、半導体素子が形成された半導体基板と、第１及び第２パッドと、半導体基板の上方に形成された第１絶縁膜と、第１絶縁膜に設けられた溝に埋め込まれた複数の配線と、第１絶縁膜と複数の配線とを被覆するように設けられた第２絶縁膜と、第２絶縁膜の上に形成された半導体層と、半導体層に接続されたソース電極と、半導体層に接続されたドレイン電極とを具備する。該複数の配線は、半導体層に対向する位置に設けられたゲート電極を含む。半導体層とソース電極とドレイン電極とゲート電極とが、第１パッドから第２パッドにＥＳＤサージによる電流を放電するＥＳＤ保護素子を構成している。
摘要翻译：该半导体装置具备：形成有半导体元件的半导体基板; 第一和第二垫; 形成在所述半导体衬底上的第一绝缘膜; 嵌入在所述第一绝缘膜中的沟槽中的多条布线; 第二绝缘膜，被设置成覆盖第一绝缘膜和布线; 形成在所述第二绝缘膜上的半导体层; 连接到半导体层的源电极; 以及连接到半导体层的漏电极。布线包括提供在面向半导体层的位置处的栅电极。半导体层，源电极，漏电极和栅电极构成从第一焊盘向第二焊盘排放由于ESD浪涌而产生的电流的ESD保护元件。

10. 发明申请

WO2012023394A1 ＥＳＤ保護デバイス审中-公开
标题翻译： ESD保护装置
公开(公告)号：WO2012023394A1
公开(公告)日：2012-02-23
申请号：PCT/JP2011/067123
申请日：2011-07-27
申请人：株式会社村田製作所 , 加藤登 , 佐々木純 , 山田浩輔
发明人：加藤登 , 佐々木純 , 山田浩輔
IPC分类号： H01L21/822 , H01L21/3205 , H01L23/12 , H01L23/52 , H01L27/04
CPC分类号： H01L23/60 , H01L23/3114 , H01L23/525 , H01L23/642 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/81 , H01L27/0255 , H01L27/0296 , H01L2223/6677 , H01L2224/02331 , H01L2224/0235 , H01L2224/02371 , H01L2224/02375 , H01L2224/02377 , H01L2224/02379 , H01L2224/0401 , H01L2224/04105 , H01L2224/05016 , H01L2224/05024 , H01L2224/05026 , H01L2224/05155 , H01L2224/05548 , H01L2224/05562 , H01L2224/05568 , H01L2224/05611 , H01L2224/05644 , H01L2224/131 , H01L2224/14131 , H01L2224/16238 , H01L2224/81191 , H01L2224/81192 , H01L2224/81815 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/0105 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/07802 , H01L2924/12032 , H01L2924/12036 , H01L2924/14 , H01L2924/181 , H01L2924/351 , H01L2924/01014 , H01L2924/00 , H01L2224/05552
摘要：　ＥＳＤ保護デバイス（１０１）は、入出力電極（２１Ａ，２１Ｂ）を有する半導体基板（２０）とその表面に形成された再配線層（３０）とを有する。半導体基板（２０）の表層にＥＳＤ保護回路が形成されていて、入出力電極（２１Ａ，２１Ｂ）はそのＥＳＤ保護回路に接続されている。再配線層（３０）は、層間配線（２４Ａ，２４Ｂ）、面内配線（２５Ａ，２５Ｂ）およびポスト電極（２７Ａ，２７Ｂ）を含んでいる。厚み方向に設けられた層間配線（２４Ａ，２４Ｂ）の一端は、半導体基板（２０）の表面に設けられた入出力電極（２１Ａ，２１Ｂ）に接続されていて、他端は、平面方向に引き回された面内配線（２５Ａ，２５Ｂ）の一端に接続されている。そして、第１及び第２のポスト電極（２７Ａ，２７Ｂ）の中心間距離Ａが第１及び第２の入出力電極（２１Ａ，２１Ｂ）の中心間距離Ｂよりも大きい。
摘要翻译： ESD保护装置（101）具有在半导体基板的表面上形成有输入输出电极（21A，21B）和再布线层（30）的半导体基板（20）。在半导体衬底（20）的表面上形成ESD保护电路，并且输入/输出电极（21A，21B）连接到该ESD保护电路。重新配线层（30）包括层间布线（24A，24B），面内布线（25A，25B）和柱状电极（27A，27B）。沿着厚度方向设置的层间布线（24A或24B）的一端与设置在半导体基板（20）的表面上的输入输出电极（21A或21B）连接，另一端连接到在平面方向上延伸的面内线路（25A或25B）的一端。此外，第一和第二柱状电极（27A，27B）之间的中心到中心距离（A）大于第一和第二输入/输出电极（21A，21B）之间的中心到中心距离（B））。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式