专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2013069470A1 固体電子装置审中-公开
标题翻译：固态电子器件
公开(公告)号：WO2013069470A1
公开(公告)日：2013-05-16
申请号：PCT/JP2012/077623
申请日：2012-10-25
申请人：独立行政法人科学技術振興機構
发明人：下田　達也 , ▲徳▼光　永輔 , 尾上　允敏 , 宮迫　毅明
IPC分类号： H01L21/822 , H01L21/316 , H01L27/04
CPC分类号： H01G4/1254 , H01G4/1263 , H01G4/306 , H01L21/02205 , H01L21/02282 , H01L21/02288 , H01L21/76817 , H01L27/016 , H01L28/40 , H01L29/84
摘要：　本発明の１つの固体電子装置は、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱することにより形成される、そのビスマス（Ｂｉ）とそのニオブ（Ｎｂ）からなる酸化物層（不可避不純物を含み得る）を備え、その酸化物層を形成するための加熱温度が、５２０℃以上６５０℃以下である。
摘要翻译：本发明的一个固态电子器件具有通过加热前体层形成的氧化物层，前体层使用含有含有铋（Bi）的前体和含有铌的前体作为原料的前体溶液（Nb）作为溶质，在含氧气氛中，所述氧化物层由铋（Bi）和铌（Nb）形成。（在这一点上，氧化物层可能含有不可避免的杂质）。用于形成氧化物层的加热温度为520℃至650℃（含）。

2. 发明申请

WO2013001282A3 TRANSISTOR AND ITS METHOD OF MANUFACTURE 审中-公开
标题翻译：晶体管及其制造方法
公开(公告)号：WO2013001282A3
公开(公告)日：2013-03-07
申请号：PCT/GB2012051465
申请日：2012-06-22
申请人： PRAGMATIC PRINTING LTD , PRICE RICHARD , WHITE SCOTT
发明人： PRICE RICHARD , WHITE SCOTT
IPC分类号： H01L29/66 , H01L27/12
CPC分类号： H01L27/088 , H01L21/0272 , H01L21/28008 , H01L21/283 , H01L21/31144 , H01L21/76817 , H01L21/76895 , H01L21/823437 , H01L21/823475 , H01L23/528 , H01L27/11803 , H01L27/1214 , H01L27/1225 , H01L27/1288 , H01L27/1292 , H01L29/66757 , H01L29/66969 , H01L29/7869
摘要： A method of manufacturing a transistor comprising: providing a substrate, a region of semiconductive material supported by the substrate, and a region of electrically conductive material supported by the region of semiconductive material;forming at least one layer of resist material over said regions to form a covering of resist material over said regions; forming a depression in a surface of the covering of resist material, said depression extending over a first portion of said region of conductive material, said first portion separating a second portion of the conductive region from a third portion of the conductive region;removing resist material located under said depression so as to form a window, through said covering, exposing said first portion of the electrically conductive region;removing said first portion to expose a connecting portion of the region of semiconductive material, said connecting portion connecting the second portion to the third portion of the conductive region;forming a layer of dielectric material over the exposed portion of the region of semiconductive material; and depositing electrically conductive material to form a layer of electrically conductive material over said layer of dielectric material, the layer of dielectric material electrically isolating the layer of electrically conductive material from the second and third portions of the conductive region.
摘要翻译：一种制造晶体管的方法，包括：提供衬底，由衬底支撑的半导体材料的区域和由半导体材料区域支撑的导电材料区域;在所述区域上形成至少一层抗蚀剂材料以形成在所述区域上覆盖抗蚀剂材料; 在抗蚀剂材料的覆盖物的表面上形成凹陷，所述凹陷在所述导电材料区域的第一部分上延伸，所述第一部分将导电区域的第二部分与导电区域的第三部分分离;除去抗蚀剂材料位于所述凹陷下方，以形成通过所述覆盖物的窗口，暴露所述导电区域的所述第一部分;去除所述第一部分以露出半导体材料区域的连接部分，所述连接部分将第二部分连接到导电区域的第三部分;在半导体材料区域的暴露部分上形成介电材料层; 以及沉积导电材料以在所述介电材料层上形成导电材料层，所述介电材料层将所述导电材料层与所述导电区域的第二和第三部分电隔离。

3. 发明申请

WO2006044690A2 LOW-K DIELECTRIC FUNCTIONAL IMPRINTING MATERIALS 审中-公开
标题翻译：低K介电功能印刷材料
公开(公告)号：WO2006044690A2
公开(公告)日：2006-04-27
申请号：PCT/US2005/037063
申请日：2005-10-14
申请人： MOLECULAR IMPRINTS, INC.
发明人： XU, Frank, Y. , CHUN, Jun, Sung , WATTS, Michael, P. C.
IPC分类号： C03C15/00 , G03C1/492
CPC分类号： G03F7/0002 , B82Y10/00 , B82Y40/00 , H01L21/76817 , H01L21/7682 , H01L2221/1047 , Y10T428/24545 , Y10T428/24612
摘要： In a substantially planar circuit, the conductors are separated by an inorganic material with a dielectric constant of less than about 3.0. The dielectric layers are formed in a process that includes defining trenches and/or vias for the conductors by imprinting an initially planar layer of a radiation curable composition. The imprinting die is preferably UV transparent such that the composition is UV cured while the imprint die is in place. The curable composition includes an organic modified silicate compound and a second decomposable organic component, the latter forming nanometer scale pores as the organic compounds are subsequently decomposed to provide a polysilicate matrix. The pores reduce the effective dielectric constant from that of otherwise dense silicon dioxide.
摘要翻译：在基本上平面的电路中，导体由介电常数小于约3.0的无机材料分开。介电层的形成方法包括：通过压印可辐射固化组合物的初始平面层来为导体限定沟槽和/或通路。压印模具优选是UV透明的，使得组合物在压印模具就位时被UV固化。可固化组合物包括有机改性硅酸盐化合物和第二可分解有机组分，后者形成随着有机化合物分解的纳米尺度孔以提供聚硅酸盐基质。孔隙比其他致密二氧化硅的孔隙有效介电常数降低。

4. 发明申请

WO2004102624A3 UNITARY DUAL DAMASCENE PROCESS USING IMPRINT LITHOGRAPHY 审中-公开
标题翻译：使用印记图的单位双重平均过程
公开(公告)号：WO2004102624A3
公开(公告)日：2005-03-03
申请号：PCT/US2004014251
申请日：2004-05-07
申请人： FREESCALE SEMICONDUCTOR INC , RESNICK DOUGLAS J , HECTOR SCOTT D
发明人： RESNICK DOUGLAS J , HECTOR SCOTT D
IPC分类号： B05D3/00 , B05D3/06 , B05D3/12 , G03F7/00 , H01L20060101 , H01L21/768
CPC分类号： H01L21/76817 , H01L21/76807 , H01L2221/1021
摘要： An exemplary method for using multi-tiered templates with imprint lithography for producing dual damascene features is disclosed as comprising the steps of inter alia: positioning (step 150) a multi-tiered lithographic template (130) in contact with a resist layer (120); applying pressure to the template (130) so that the resist material (120) flows into the relief pattern of the template (130) thereby forming a patterned resist layer (125); optionally curing the patterned resist layer (125); removing (step 160) the template (130) from the patterned resist layer (125); and etching (steps 170, 180) the patterned resist layer (125) to develop a via-and-trench pattern in the patterning layer (117). Disclosed features and specifications may be variously controlled, configured, adapted or otherwise optionally modified to further improve or otherwise optimize the fabrication of dual damascene or other multi-tiered structures.
摘要翻译：公开了一种用于使用具有压印光刻术的多层模板以产生双镶嵌特征的示例性方法，其包括以下步骤：特别地：定位（步骤150）与抗蚀剂层（120）接触的多层光刻模板（130） ; 向模板（130）施加压力，使得抗蚀剂材料（120）流入模板（130）的浮雕图案，从而形成图案化的抗蚀剂层（125）; 任选地固化图案化的抗蚀剂层（125）; 从图案化的抗蚀剂层（125）去除（步骤160）模板（130）; 以及蚀刻（步骤170,180）图案化的抗蚀剂层（125）以在图案形成层（117）中形成通孔和沟槽图案。公开的特征和规格可以被不同地控制，配置，适配或以其他方式任意地修改，以进一步改进或以其他方式优化双镶嵌或其它多层结构的制造。

5. 发明申请

WO2009088922A3 METHODS AND APPARATUS FOR FORMING MEMORY LINES AND VIAS IN THREE DIMENSIONAL MEMORY ARRAYS USING DUAL DAMASCENE PROCESS AND IMPRINT LITHOGRAPHY 审中-公开
标题翻译：使用双重DAMASCENE过程和IMPRINT LITHOGRAPHY在三维存储器阵列中形成存储器线和VIAS的方法和装置
公开(公告)号：WO2009088922A3
公开(公告)日：2009-09-24
申请号：PCT/US2008088628
申请日：2008-12-31
申请人： SANDISK 3D LLC , SCHEUERLEIN ROY E
发明人： SCHEUERLEIN ROY E
IPC分类号： H01L21/8239 , H01L21/027 , H01L21/28
CPC分类号： H01L21/48 , B82Y10/00 , B82Y40/00 , G03F7/0002 , H01L21/31144 , H01L21/76807 , H01L21/76817 , H01L23/5384 , H01L27/10 , H01L27/101 , H01L2221/1021 , H01L2924/0002 , H01L2924/00
摘要： The present invention provides systems, apparatus, and methods for forming three dimensional memory arrays using a multi-depth imprint lithography mask and a damascene process An imprint lithography mask for manufacturing a memory layer in a three dimensional memory is described. The mask includes a translucent material formed with features for making an imprint in a transfer material to be used in a damascene process, the mask having a plurality of imprint depths. At least one imprint depth corresponds to trenches for forming memory lines and at least one depth corresponds to holes for forming vias. Numerous other aspects are disclosed.
摘要翻译：本发明提供使用多深度压印光刻掩模和镶嵌工艺形成三维存储器阵列的系统，装置和方法。描述了用于在三维存储器中制造存储层的压印光刻掩模。掩模包括半透明材料，其形成有用于在用于镶嵌工艺中的转印材料中进行印记的特征，所述掩模具有多个印痕深度。至少一个压印深度对应于用于形成存储器线的沟槽，并且至少一个深度对应于用于形成通孔的孔。公开了许多其他方面。

6. 发明申请

WO2009088922A2 METHODS AND APPARATUS FOR FORMING MEMORY LINES AND VIAS IN THREE DIMENSIONAL MEMORY ARRAYS USING DUAL DAMASCENE PROCESS AND IMPRINT LITHOGRAPHY 审中-公开
标题翻译：使用双马赛克处理和印刷光刻技术在三维记忆阵列中形成记忆线和VIAS的方法和装置
公开(公告)号：WO2009088922A2
公开(公告)日：2009-07-16
申请号：PCT/US2008/088628
申请日：2008-12-31
申请人： SANDISK 3D, LLC , SCHEUERLEIN, Roy, E.
发明人： SCHEUERLEIN, Roy, E.
IPC分类号： H01L21/8239 , H01L21/02 , H01L21/28
CPC分类号： H01L21/48 , B82Y10/00 , B82Y40/00 , G03F7/0002 , H01L21/31144 , H01L21/76807 , H01L21/76817 , H01L23/5384 , H01L27/10 , H01L27/101 , H01L2221/1021 , H01L2924/0002 , H01L2924/00
摘要： The present invention provides systems, apparatus, and methods for forming three dimensional memory arrays using a multi-depth imprint lithography mask and a damascene process An imprint lithography mask for manufacturing a memory layer in a three dimensional memory is described. The mask includes a translucent material formed with features for making an imprint in a transfer material to be used in a damascene process, the mask having a plurality of imprint depths. At least one imprint depth corresponds to trenches for forming memory lines and at least one depth corresponds to holes for forming vias. Numerous other aspects are disclosed.
摘要翻译：本发明提供了用于使用多深度压印光刻掩模和镶嵌工艺来形成三维存储器阵列的系统，设备和方法。用于制造三维存储器中的存储层的压印光刻掩模被描述。该掩模包括半透明材料，该半透明材料形成有用于在镶嵌工艺中使用的转印材料中形成压印的特征，该掩模具有多个压印深度。至少一个印记深度对应于用于形成存储线的沟槽，并且至少一个深度对应于用于形成通孔的孔。披露了许多其他方面。

7. 发明申请

WO2007026605A1 微細パターン形成方法审中-公开
标题翻译：形成精细图案的方法
公开(公告)号：WO2007026605A1
公开(公告)日：2007-03-08
申请号：PCT/JP2006/316682
申请日：2006-08-25
申请人：独立行政法人理化学研究所 , 沖仲元毅 , 塚越一仁 , 青柳克信
发明人：沖仲元毅 , 塚越一仁 , 青柳克信
IPC分类号： B29C59/02 , B29C33/38 , B82B3/00 , H01L21/027 , B29K83/00
CPC分类号： G03F7/0002 , B81C1/00031 , B81C1/00111 , B81C2201/0152 , B81C2201/0153 , B82Y10/00 , B82Y40/00 , H01L21/31 , H01L21/3121 , H01L21/316 , H01L21/76817
摘要： A method of fine-pattern formation in which in forming a pattern, a fine pattern formed in a mold can be transferred to a patterning material in a short time at a low temperature and low pressure and, after the transfer of the fine pattern to the patterning material, the fine pattern formed in the patterning material does not readily deform. The method for fine-pattern formation comprises: a first step in which a mold having a fine structure with recesses/protrusions is pressed against a patterning material comprising a polysilane; a second step in which the patterning material is irradiated with ultraviolet to photooxidize the patterning material; a third step in which the pressing of the mold against the patterning material is relieved and the mold is drawn from the patterning material; and a fourth step in which that surface of the patterning material to which the fine pattern has been transferred is irradiated with an oxygen plasma to oxidize the surface.
摘要翻译：精细图案形成的方法，其中在形成图案时，在模具中形成的精细图案可以在低温低压下在短时间内转印到图案形成材料上，并且在精细图案转印到图案形成材料中形成的微细图案不容易变形。精细图案形成方法包括：第一步骤，其中具有凹陷/突起的精细结构的模具被压在包含聚硅烷的图案材料上; 第二步骤，其中图案形成材料被紫外线照射以对图案材料进行光氧化; 将模具压靠在图案形成材料上的第三步骤被释放并且模具从图形材料中拉出; 以及第四步骤，其中已经转印有精细图案的图案形成材料的表面用氧等离子体照射以氧化该表面。

8. 发明申请

WO2004114381A1 半導体装置の製造方法审中-公开
标题翻译：制造半导体器件的方法
公开(公告)号：WO2004114381A1
公开(公告)日：2004-12-29
申请号：PCT/JP2004/008655
申请日：2004-06-14
申请人：松下電器産業株式会社 , 中川秀夫 , 笹子勝 , 平井義彦
发明人：中川秀夫 , 笹子勝 , 平井義彦
IPC分类号： H01L21/027
CPC分类号： G03F7/0002 , B82Y10/00 , B82Y40/00 , H01L21/76807 , H01L21/76808 , H01L21/76817 , H01L21/76828
摘要：　半導体装置の製造方法は、押圧面に凸部を有する押圧部材の押圧面を流動性膜に押圧して、流動性膜に凸部が転写されてなる第１の凹部を形成する。次に、押圧面を流動性膜に押圧した状態で流動性膜を第１の温度に加熱して流動性膜を固化して、第１の凹部を有する固化膜を形成する。次に、固化膜を第１の温度よりも高い第２の温度に加熱して固化膜を焼成して、第１の凹部を有する焼成膜を形成する。次に、焼成膜の上に、第２の凹部形成用の開口部を有するマスクを形成した後、焼成膜に対してマスクを用いてエッチングして、焼成膜に少なくとも第１の凹部と連通する第２の凹部を形成する。焼成膜の第１の凹部及び第２の凹部に金属材料を埋め込んで、金属材料よりなるプラグ及び金属配線を形成する。
摘要翻译：公开了一种制造半导体器件的方法，其中具有突出部分的按压部件的按压表面被压在流体膜上，使得突出部分的形状被转印到流体膜上，从而在其中形成第一凹部。然后，在将按压面压靠流体膜的同时，将流体膜加热至第一温度，使得流体膜固化成具有第一凹部的固体膜。接下来，将固体膜加热至高于第一温度的第二烧成温度，使得固体膜形成为具有第一凹部的烧成膜。在掩模具有用于形成第二凹部的开口形成掩模的掩模上形成掩模之后，使用掩模蚀刻烧制的膜，从而在烧制膜中形成第二凹部，该第二凹部至少与第一凹部。通过用金属材料填充烧制膜的第一和第二凹部来形成由金属材料构成的插头和金属布线。

9. 发明申请

WO2016102628A1 PROCÉDÉ DE RÉALISATION DE MOTIFS 审中-公开
标题翻译：生产图案的方法
公开(公告)号：WO2016102628A1
公开(公告)日：2016-06-30
申请号：PCT/EP2015/081090
申请日：2015-12-22
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES
发明人： POSSEME, Nicolas , LANDIS, Stéphan , NOURI, Lamia
IPC分类号： H01L21/3065 , B81C99/00 , G02B5/18 , H01L21/308 , H01L21/311 , H01L21/768 , B29D11/00 , G02B3/00
CPC分类号： B29D11/00365 , B81B2203/0376 , B81C1/00103 , B81C1/0046 , B81C99/009 , B81C2201/0133 , B81C2201/0136 , C23C14/042 , C23C14/48 , C23C14/5853 , C23C14/5873 , G02B3/0025 , G02B3/0031 , G02B3/02 , G03F7/0002 , H01L21/3065 , H01L21/308 , H01L21/31111 , H01L21/31116 , H01L21/76804 , H01L21/76817
摘要： L'invention concerne notamment un procédé de réalisation de motifs dans une couche à graver (410), à partir d'un empilement comprenant au moins la couche à graver (410) et une couche de masquage(420) surmontant la couche à graver (410), la couche de masquage(420) présentant au moins un motif (421), le procédé comprenant au moins: a) une étape de modification d'au moins une zone (411) de la couche à graver (410) par implantation d'ions (430) au droit de l'au moins un motif (421); b) au moins une séquence d'étapes comprenant: b1) une étape d'élargissement (440) de l'au moins un motif (421) selon un plan dans lequel s'étend principalement la couche à graver (410); b2) une étape de modification d'au moins une zone (411', 411'') de la couche à graver (410) par implantation d'ions (430) au droit de l'au moins un motif (421) élargi, l'implantation étant effectuée sur une profondeur inférieure à la profondeur d'implantation de l'étape précédente de modification; c) une étape de retrait (461, 462) des zones modifiées (411, 411', 411''), le retrait comprenant une étape de gravure des zones modifiées (411, 411', 411'') sélectivement aux zones non modifiées (412) de la couche à graver (410).
摘要翻译：本发明特别涉及一种用于从至少要被蚀刻的层（410）和覆盖在待蚀刻层（410）上的一个掩模层（420）至少包括待蚀刻层（410）的叠层（410）中产生图案的方法 410），所述掩模层（420）具有至少一种图案（421），所述方法至少包括：a）通过离子注入（410）修饰待蚀刻层（410）的至少一个区域（411）的步骤 430）与所述至少一个图案（421）一致; b）至少一个步骤序列，其包括：b1）在待蚀刻的层（410）主要延伸的平面中扩大所述至少一个图案（421）的步骤（440） b2）通过与所述至少一个放大图案（421）一致的离子注入（430）修饰待蚀刻层（410）的至少一个区域（411'，411“）的步骤，所述注入被携带在比前述修改步骤的植入深度小的深度处; c）去除改质区域（411,411'，411“）的步骤（461,462），该去除步骤包括选择性地将修饰区域（411,411'，411”）蚀刻到非修饰区域的步骤，要蚀刻的层（410）的改性区域（412）。

10. 发明申请

WO2014104846A1 전도성 패턴의 형성방법, 전도성 필름, 전도성 패턴 및 투명 전도성 필름 审中-公开
标题翻译：形成导电图案，导电膜，导电图案和透明导电膜的方法
公开(公告)号：WO2014104846A1
公开(公告)日：2014-07-03
申请号：PCT/KR2013/012353
申请日：2013-12-27
申请人： 주식회사 잉크테크
发明人： 정광춘 , 유지훈 , 이인숙 , 성준기 , 한대상
IPC分类号： H01L21/28
CPC分类号： H01L21/288 , C09D11/52 , H01L21/76802 , H01L21/76817 , H01L21/76877 , H05K3/1258 , H05K2201/0108 , H05K2203/0108 , H05K2203/0139
摘要： 본 발명은, a) 홈을 갖는 기재의 상기 홈에 전도성 잉크를 충진하는 단계와; b) 상기 전도성 잉크의 충진 시, 상기 기재의 표면에 잔존하는 전도성 잉크를 에칭액으로 용해시켜 상기 홈으로 유도하여 상기 홈에 상기 전도성 잉크를 충진하는 단계를 포함하는 것을 특징으로 하는 전도성 패턴의 형성방법 및 전도성 패턴 부재를 제공한다. 이와 같이, 기재의 홈에 전도성 잉크를 충진하여 전도성 패턴을 형성하되, 기재의 표면에 잔존하게 되는 전도성 잉크를 에칭액으로 용해시켜 기재의 홈으로 밀어 넣어 충진함으로써, 종래 기술로는 구현이 어려웠던 저 저항의 초 미세 전도성 패턴을 형성하는 방법이 제공되며, 또한 기재의 투명성과 절연 특성을 향상시킬 수 있게 된다.
摘要翻译：本发明提供一种形成导电图案和导电图案构件的方法，所述方法包括以下步骤：a）用导电油墨填充具有凹槽的基材的凹槽; 以及b）使用蚀刻溶液将剩余的导电油墨溶解在基材的表面上，以便在用导电油墨填充凹槽时将溶解的导电油墨引入凹槽中，用导电油墨填充凹槽。因此，提供了用于形成低电阻超细导电图案的方法，这是现有技术难以实现的，其中基材的凹槽填充有导电油墨，以便通过将剩余的使用蚀刻溶液在基材的表面上导电油墨，并将溶解的导电油墨推入槽中，使得槽被溶解的导电油墨填充，并且可以提高基材的透明性和绝缘性能。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式