会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 41. 发明申请
    • 電流電圧変換回路、およびその制御方法
    • 电流/电压转换电路及其控制方法
    • WO2005081259A1
    • 2005-09-01
    • PCT/JP2004/001938
    • 2004-02-19
    • スパンション エルエルシー柴田 健二川本 悟
    • 柴田 健二川本 悟
    • G11C16/26
    • G11C16/28
    •  電流電圧変換回路1に取り込まれた入力電流は、出力端子SAINにおいて電圧値に変換された後、差動増幅回路5により基準電圧Vrefとの間で差動増幅されて出力される。出力端子SAINには、電源電圧VCCとの間にPMOS/NMOSトランジスタT1/T2が接続される。電流電圧変換動作は、各トランジスタを導通して出力端子SAINを電源電圧VCCにプリチャージした上で入力電流により電圧降下を発生させて行われる。プリチャージ動作は、出力端子SAINを電源電圧VCCまで充電すると共に、共通データ線N3やビット線にも電荷を供給してプリチャージする。出力端子SAINから共通データ線を介してビット線に至る多大な配線容量のプリチャージには、高い電流駆動能力を有するNMOSトランジスタT2を利用して行うことができ、電源電圧VCCまでのプリチャージには、PMOSトランジスタT1で対応することができる。
    • 在电流/电压转换电路(1)的输入电流在输出端子SAIN处被转换为电压值,差分放大电路(5)基于参考电压Vref进行该电压的差分放大。 PMOS / NMOS晶体管T1 / T2连接在输出端子SAIN和电源电压VCC之间。 通过使每个晶体管通过电源电压VCC对输出端子SAIN进行预充电,然后利用输入电流产生电压降来进行电流/电压转换操作。 通过在电源电压VCC对输出端子SAIN充电的同时通过提供电荷来使公共数据线N3和位线预充电。 通过使用具有高电流驱动能力的NMOS晶体管T2和直到电源电压VCC的预充电,通过公共数据线从输出端子SAIN到位线的相当大的布线容量可以通过PMOS晶体管 T1。
    • 45. 发明申请
    • 半導体装置およびその製造方法
    • 半导体器件及其制造方法
    • WO2007026391A1
    • 2007-03-08
    • PCT/JP2005/015693
    • 2005-08-30
    • スパンション エルエルシーSpansion Japan株式会社保坂真弥岡西正富
    • 保坂真弥岡西正富
    • H01L21/8247H01L27/115H01L29/788H01L29/792
    • H01L29/792H01L27/115H01L27/11568
    •  本発明は、半導体基板(10)に形成された溝部(11)と、溝部(11)の両側面に設けられた第1のONO膜(18a)と、溝部(11)間の前記半導体基板(10)上に設けられた第2のONO膜(18b)と、第1のONO膜(18a)の側面に設けられ、溝部(11)の長手方向に延在する第1のワードライン(22)と、第2のONO膜(18b)上に設けられ、溝部(11)の長手方向に延在し、第1のワードライン(22)と電気的に分離した第2のワードライン(24)と、を具備する半導体装置およびその製造方法である。本発明によれば、高記憶容量化が可能な半導体装置およびその製造方法を提供することができる。
    • 半导体器件包括形成在半导体衬底(10)中的沟槽(11),设置在沟槽(11)的两个侧壁上的第一ONO膜(18a),设置在半导体衬底(10)上的第二ONO膜(18b) 在所述沟槽(11)之间,设置在所述第一ONO膜(18a)的侧壁上并在所述沟槽(11)的纵向方向上延伸的第一字线(22)和设置在所述沟槽 第二ONO膜(18b),其在沟槽(11)的纵向延伸,并与第一字线(22)电隔离。 还公开了半导体器件的制造方法。 因此,提供了具有改善的存储容量的半导体器件及其制造方法。
    • 46. 发明申请
    • 半導体装置およびその制御方法
    • 半导体器件及其控制方法
    • WO2007013154A1
    • 2007-02-01
    • PCT/JP2005/013762
    • 2005-07-27
    • スパンション エルエルシーSpansion Japan株式会社矢野勝荒川秀貴坂下基匡
    • 矢野勝荒川秀貴坂下基匡
    • G11C16/06
    • G11C16/10G11C16/0475G11C16/0491G11C2216/14
    • 本発明は、電荷蓄積層内の異なる領域に、第1のビットおよび第2のビットを書き込む不揮発性メモリセルを複数配置したメモリセルアレイと、メモリセルアレイに書き込むためのデータを保持するSRAMアレイ(第1の記憶装置)と、データをもとに所定の単位に分割され第1のビットに書き込むための第1の分割データ、および第2のビットに書き込むための第2の分割データ、を保持するWRセンスアンプブロック(第2の記憶装置)とを有し、第1の分割データをメモリセルアレイに書き込みを行った(ステップS22)後、第2の分割データを前記メモリセルアレイに書き込みを行う(ステップS22)半導体装置およびその制御方法である。本発明によれば、書き込み時間を短縮することができる。
    • 一种半导体器件及其控制方法,所述半导体器件包括存储单元阵列,所述存储单元阵列在电荷存储层中的不同区域中包括写入第一和第二位的多个非易失性存储单元; SRAM阵列(第一存储装置),其保存要写入存储单元阵列的数据; 以及WR读出放大器块(第二存储装置),其分别保持以预定单位分割数据并将其写入第一和第二位的第一和第二划分数据; 其中将第一划分数据写入存储单元阵列(步骤S22),然后将第二划分数据写入存储单元阵列(步骤S22)。 根据本发明,可以缩短写入时间。
    • 47. 发明申请
    • 半導体装置およびその制御方法
    • 半导体器件及其控制方法
    • WO2007013132A1
    • 2007-02-01
    • PCT/JP2005/013607
    • 2005-07-25
    • スパンション エルエルシーSpansion Japan株式会社岡田昌矢野勝黒崎一秀
    • 岡田昌矢野勝黒崎一秀
    • G11C16/30
    • G11C16/30G11C5/145
    • 本発明は、メモリセルアレイに接続された出力ノードを昇圧するポンプ回路(10)と、ポンプ回路にクロックを出力する発振器(12)と、ポンプ回路の出力ノード(17)の電圧が第1の参照電圧より低い場合、発振器を動作させ、出力ノードの電圧が第2の参照電圧より高い場合、発振器を停止させる動作信号を発振器に出力する検出回路(16)と、を具備する半導体装置およびその制御方法である。本発明によれば、ポンプ回路の出力ノードの電圧が目標の電圧以上のときは、発振器を停止する。そのため、ポンプ回路も停止する。よって、不要な電荷をグランドに流してしまうことがない。よって、昇圧回路の消費電力を削減することができる。
    • 提供了一种半导体器件,包括: 用于升压连接到存储单元阵列的输出节点的泵电路(10); 用于向泵电路输出时钟的振荡器(12); 以及检测电路(16),用于如果所述泵电路的输出节点(17)的电压低于第一参考电压并且如果所述输出节点的电压高于第二参考电压则停止所述振荡器 。 还公开了一种半导体器件的控制方法。 当泵电路的输出节点的电压等于或大于目标电压时,振荡器停止。 为此,泵电路也停止。 因此,不存在不必要的电荷流向地面的情况。 因此,可以降低升压电路的功耗。
    • 48. 发明申请
    • 半導体装置
    • 半导体器件
    • WO2006129344A1
    • 2006-12-07
    • PCT/JP2005/009881
    • 2005-05-30
    • スパンション エルエルシーSpansion Japan株式会社鈴木清市
    • 鈴木清市
    • G11C16/28
    • G11C16/28G11C8/14
    •  本発明は、レギュラセクタ(10)内に配置され、ワードライン(14)に接続されたレギュラセル(16)と、レギュラセル(10)からデータを読み出す際使用される複数のレファレンスセル(26)と、を具備し、データを読み出すレギュラセル(16)の有するワードライン距離に応じ、複数のレファレンスセル(26)のうち1つが選択される半導体装置である。本発明によれば、レギュラセル(16)とレファレンスセル(26)のセンスアンプ(30)への出力の遅延時間の差を小さくし、チップ面積の縮小化またはセンス動作を高速化することが可能な半導体装置を提供することができる。
    • 半导体器件设置有正规单元(16),其布置在正常扇区(10)中并连接到字线(14); 以及在从正规单元(10)读取数据时要使用的多个参考单元(26)。 在半导体器件中,对应于读取数据的常规单元(16)的字线距离来选择参考单元(26)之一。 来自正常单元(16)和参考单元(26)的读出放大器(30)的输出延迟时间之间的差异减小,并且芯片面积减小或感测操作速度增加。
    • 50. 发明申请
    • 半導体装置及びその制御方法
    • 半导体器件及其控制方法
    • WO2006106577A1
    • 2006-10-12
    • PCT/JP2005/006310
    • 2005-03-31
    • スパンション エルエルシーSpansion Japan株式会社矢野勝荒川秀貴坂下基匡
    • 矢野勝荒川秀貴坂下基匡
    • G11C16/10
    • G11C16/10
    •  本発明の半導体装置は、不揮発性メモリセルアレイと、前記不揮発性メモリセルアレイに書き込みと読み出しを行う書き込み・読み出し回路と、データ入出力回路と、前記書き込み・読み出し回路に接続され第1のデータを保持する第1のラッチ回路と前記データ入出力回路に接続され第2のデータを保持する第2のラッチ回路とを含む揮発性メモリセルアレイとを含む。さらに、半導体装置は、前記第1の書き込みデータ内のプログラムを行うビット数に応じて、前記第1の書き込みデータを反転する反転回路と、前記第1の書き込みデータを前記不揮発性メモリセルに書き込み中に、前記第2の書き込みデータを前記第2のラッチ回路にラッチするよう制御する制御回路とを含む。書き込み時間を短縮して回路面積の小さい半導体装置を提供できる。
    • 半导体器件包括非易失性存储单元阵列; 用于在非易失性存储单元阵列上写入和读取写/读电路; 数据输入/输出电路; 以及易失性存储单元阵列,其包括连接到用于保持第一数据的写/读电路的第一锁存电路,以及连接到数据输入/输出电路以保持第二数据的第二锁存电路。 此外,半导体器件包括反相电路,其使与第一写入数据中的程序执行的位数相对应的第一写入数据反相,以及控制电路,其控制由第二锁存器锁存的第二写入数据 而第一写入数据正被写入非易失性存储单元中。 通过缩短写入时间来提供具有小电路面积的半导体器件。