专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2007013132A1 半導体装置およびその制御方法审中-公开
标题翻译：半导体器件及其控制方法
公开(公告)号：WO2007013132A1
公开(公告)日：2007-02-01
申请号：PCT/JP2005/013607
申请日：2005-07-25
申请人：スパンションエルエルシー , Spansion Japan株式会社 , 岡田昌 , 矢野勝 , 黒崎一秀
发明人：岡田昌 , 矢野勝 , 黒崎一秀
IPC分类号： G11C16/30
CPC分类号： G11C16/30 , G11C5/145
摘要：本発明は、メモリセルアレイに接続された出力ノードを昇圧するポンプ回路（１０）と、ポンプ回路にクロックを出力する発振器（１２）と、ポンプ回路の出力ノード（１７）の電圧が第１の参照電圧より低い場合、発振器を動作させ、出力ノードの電圧が第２の参照電圧より高い場合、発振器を停止させる動作信号を発振器に出力する検出回路（１６）と、を具備する半導体装置およびその制御方法である。本発明によれば、ポンプ回路の出力ノードの電圧が目標の電圧以上のときは、発振器を停止する。そのため、ポンプ回路も停止する。よって、不要な電荷をグランドに流してしまうことがない。よって、昇圧回路の消費電力を削減することができる。
摘要翻译：提供了一种半导体器件，包括：用于升压连接到存储单元阵列的输出节点的泵电路（10）; 用于向泵电路输出时钟的振荡器（12）; 以及检测电路（16），用于如果所述泵电路的输出节点（17）的电压低于第一参考电压并且如果所述输出节点的电压高于第二参考电压则停止所述振荡器。还公开了一种半导体器件的控制方法。当泵电路的输出节点的电压等于或大于目标电压时，振荡器停止。为此，泵电路也停止。因此，不存在不必要的电荷流向地面的情况。因此，可以降低升压电路的功耗。

2. 发明申请

WO2007069322A1 半導体装置およびその制御方法审中-公开
标题翻译：半导体器件及其控制方法
公开(公告)号：WO2007069322A1
公开(公告)日：2007-06-21
申请号：PCT/JP2005/023021
申请日：2005-12-15
申请人：スパンションエルエルシー , Spansion Japan株式会社 , 矢野勝 , 黒崎一秀 , 坂下基匡
发明人：矢野勝 , 黒崎一秀 , 坂下基匡
IPC分类号： G11C16/06 , G11C16/04
CPC分类号： G11C16/0483 , G11C5/02 , G11C5/06 , G11C7/18 , G11C16/0408 , G11C16/0491 , G11C16/24 , G11C16/30
摘要：本発明は、不揮発性メモリセル（１２）を有するメモリセルアレイ（１０）と、メモリセルを構成するトランジスタのソース・ドレインと第１電源と接続するＤＡＴＡＢとを接続または非接続するための第１選択回路（２０）と、ソース・ドレインと第２電源と接続するＡＲＶＳＳとを接続または非接続するための第２選択回路（３０）と、を有し、第１選択回路と第２選択回路はメモリセルアレイを挟み反対側に設けられている半導体装置およびその制御方法である。
摘要翻译：一种半导体器件包括具有非易失性存储单元（12）的存储单元阵列（10），用于连接或断开与构成存储单元的晶体管的源极/漏极连接或连接到DATAB的第一选择电路（20）第一电源以及用于连接或断开连接到第二电源的ARVSS的源极/漏极的第二选择电路（30）。第一选择电路和第二选择电路布置在不同的侧面，以夹持存储单元阵列。还公开了半导体控制方法。

3. 发明申请

WO2006035502A1 半導体装置及びデータ読み出し方法审中-公开
标题翻译：半导体器件和数据读取方法
公开(公告)号：WO2006035502A1
公开(公告)日：2006-04-06
申请号：PCT/JP2004/014253
申请日：2004-09-29
申请人：スパンションエルエルシー , Spansion Japan株式会社 , 矢野勝 , 黒崎一秀 , 北崎和宏
发明人：矢野勝 , 黒崎一秀 , 北崎和宏
IPC分类号： G11C16/24
CPC分类号： G11C8/10 , G11C7/02 , G11C7/18 , G11C16/24 , G11C16/3418 , G11C16/3427
摘要：　メモリセルＭＣに接続したサブビット線ＳＢＬが複数接続されるＭＢＬメインビット線を選択すると共に、選択されたメインビット線ＭＢＬと隣り合うメインビット線ＭＢＬを選択するＹデコーダ６と、選択された隣り合うメインビット線ＭＢＬを所定の配線に接続し、所定電圧に設定するＹＲＳＴトランジスタとを有する構成としている。選択されたメインビット線ＭＢＬに隣り合うメインビット線を所定電圧にすることで隣接するメインビット線ＭＢＬからのノイズを最小限に抑え、電圧マージンの減少を防ぐことができる。
摘要翻译： AY解码器（6）选择连接到与存储单元（MC）连接的多个子位线（SBL）的主位线（MBL），并且还选择与选择的主位线相邻的主位线（MBL） MBL）。 YRST晶体管将所选择的相邻主位线（MBL）连接到预定导线，从而使它们处于预定电压。因此，使与主选择位线（MBL）相邻的主位线处于预定电压可以使来自相邻主位线（MBL）的噪声最小化并防止电压余量的减小。

4. 发明申请

WO2006001058A1 半導体装置及びソース電圧制御方法审中-公开
标题翻译：半导体器件和源电压控制方法
公开(公告)号：WO2006001058A1
公开(公告)日：2006-01-05
申请号：PCT/JP2004/008998
申请日：2004-06-25
申请人：スパンションエルエルシー , Spansion Japan株式会社 , 黒崎一秀 , 山田重和 , 矢野勝
发明人：黒崎一秀 , 山田重和 , 矢野勝
IPC分类号： G11C16/34
CPC分类号： G11C16/30
摘要：　同一セクタ内のメモリセルＭＣに共通に接続されたソース線ＡＲＶＳＳの電圧を、データの書き込み前にプリチャージするプリチャージ回路２０を有している。メモリセルＭＣのソース線ＡＲＶＳＳの電圧をデータの書き込み前にプリチャージしておくことで、データの書き込み時間を短くしてもデータ書き込み時にメモリセルＭＣのソース線ＡＲＶＳＳの電圧が低下しない。従って、データの書き込み時のリーク電流の発生を防止し、メモリセルＭＣへのデータ書き込みを最適に行うことができる。
摘要翻译：包括用于在数据写入之前预先充电的预充电电路（20），该共同连接到同一扇区中的存储器单元（MC）的源极线（ARVSS）的电压。在数据写入之前，预充电在存储单元（MC）的源极线（ARVSS）的电压可以防止存储单元（MC）的源极线（ARVSS）的电压在数据写入期间减小，即使数据写入周期缩短。因此，可以防止在数据写入期间发生泄漏电流，从而向存储单元（MC）提供最佳数据写入。

5. 发明申请

WO2007069295A1 半導体装置およびその制御方法审中-公开
标题翻译：半导体器件及其控制方法
公开(公告)号：WO2007069295A1
公开(公告)日：2007-06-21
申请号：PCT/JP2005/022827
申请日：2005-12-13
申请人：スパンションエルエルシー , Spansion Japan株式会社 , 坂下基匡 , 矢野勝 , 小川暁 , 中井努
发明人：坂下基匡 , 矢野勝 , 小川暁 , 中井努
IPC分类号： G11C16/10
CPC分类号： G11C16/10 , G11C2207/2263
摘要：本発明は、メモリセルアレイにプログラムすべきデータを分割した分割データの書き込むビットの総数を検出し（Ｓ１０、Ｓ２０）、前記ビットの総数を所定のビットの数と比較する（Ｓ１２、Ｓ２２）。比較結果に応じ分割データを反転（Ｓ１４、Ｓ２４）または非反転（Ｓ１５、Ｓ２５）する。反転または非反転したデータである反転データをメモリセルアレイにプログラムする（Ｓ１８）。そして、反転データをメモリセルアレイにプログラムする（Ｓ１８）間に、次の分割データの書き込むビットの総数を検出し（Ｓ２０）、前記ビットの総数を所定のビットの数と比較する（Ｓ２２）半導体装置およびその制御方法である。
摘要翻译：在半导体器件和控制半导体器件的方法中，在步骤（S10，S20）中检测从应该在存储器单元阵列中编程的数据中的写入位的总数，并且总位数与步骤中的预定比特数进行比较（S12，S22）。响应于步骤（S14，S24）或（S15，S25）中的比较结果，分割数据被反转或不反转。在步骤（S18）中将反相或非反相数据编程在存储单元阵列中。在步骤（S18）中在反相或非反相数据被编程在存储单元阵列的时间段期间，在步骤（S20）中检测下一个分割数据中的总写入位数，将比特数与步骤中的预定比特数进行比较（S22）。

6. 发明申请

WO2007000809A1 半導体装置およびその制御方法审中-公开
标题翻译：半导体器件及其控制方法
公开(公告)号：WO2007000809A1
公开(公告)日：2007-01-04
申请号：PCT/JP2005/011815
申请日：2005-06-28
申请人：スパンションエルエルシー , Spansion Japan株式会社 , 小川暁 , 矢野勝
发明人：小川暁 , 矢野勝
IPC分类号： G11C16/28
CPC分类号： H01L27/1052 , G11C16/0466 , G11C16/28 , Y10T29/41
摘要：本発明は、不揮発性メモリセルアレイ内（１０）に設けられたコアセル（１２）に接続された第１の電流電圧変換回路（１６）と、レファレンスセル（２２）にレファレンスセルデータライン（２４）を介し接続された第２の電流電圧変換回路（２６）と、第１の電流電圧変換回路の出力と、第２の電流電圧変換回路の出力とをセンシングするセンスアンプ（１８）と、レファレンスセルデータラインの電圧値と所定電圧値と比較する比較回路（２８）と、レファレンスセルデータラインのプリチャージの際、レファレンスセルデータラインの電圧値が所定電圧値より低ければ、レファレンスセルデータラインをチャージするチャージ回路（３０）と、を具備する半導体装置およびその制御方法である。本発明によれば、レファレンスセルデータラインのプリチャージ時間を短縮し、データの読み出し時間を短縮することができる。
摘要翻译：一种半导体器件包括连接到设置在非易失存储单元阵列（10）中的核心单元（12）的第一电流 - 电压转换电路（16），通过参考数据线连接的第二电流 - 电压转换电路（26） 24），用于感测第一和第二电流 - 电压转换电路的输出的读出放大器（18），比较电路（28），用于将参考单元数据线上的电压值与如果参考单元数据线上的电压值低于预定电压值，则在预充电周期期间对参考单元数据线进行充电的充电电路（30）。还公开了一种半导体器件的控制方法。半导体器件及其控制方法可以减少参考单元数据线的预充电时间，从而减少数据读取时间。

7. 发明申请

WO2006070473A1 半導体装置及びその動作制御方法审中-公开
标题翻译：半导体器件及其操作控制方法
公开(公告)号：WO2006070473A1
公开(公告)日：2006-07-06
申请号：PCT/JP2004/019645
申请日：2004-12-28
申请人：スパンションエルエルシー , Spansion Japan株式会社 , 矢野勝 , 荒川秀貴 , 白岩英彦
发明人：矢野勝 , 荒川秀貴 , 白岩英彦
IPC分类号： H01L27/115 , H01L29/792
CPC分类号： H01L27/11568 , G11C16/0491 , H01L27/115 , H01L29/792
摘要：　半導体装置は、半導体基板にローカルビット線となる反転層を形成することによって該反転層をグローバルビット線に電気的に接続する反転ゲートと、前記反転層をソース及びドレインとして用いるメモリセルとを含む。これにより、反転ゲートをセクタトランジスタのように働かせることができるため、セクタトランジスタを別途設ける必要がない。このため、セクタトランジスタのための領域を縮小できるので、回路面積の増大を抑えることができる。また、消去時、前記メモリセルに注入された電子をＦＮトンネル効果を用いて前記半導体基板側に引き抜くようにしてもよい。また、消去時、前記メモリセルに注入された電子をＦＮトンネル効果を用いてワード線側に引き抜くようにしてもよい。消去時、前記メモリセルに注入された電子をＦＮトンネル効果を用いて前記反転ゲートから引き抜くようにしてもよい。
摘要翻译：半导体器件包括用于通过在半导体衬底上形成作为局部位线的反型层将反转层电连接到全局位线的反相栅极和使用该反转层作为源极的存储单元和排水。因此，由于反向栅极可以作为扇区晶体管来操作，所以不需要提供额外的扇区晶体管。由于可以减小扇形晶体管的面积，可以抑制电路面积的增加。此外，在擦除时，可以通过使用FN隧道效应将注入到存储单元的电子提取到半导体衬底侧。在擦除时，通过使用FN隧道效应将注入到存储单元的电子提取到字线侧。在擦除时，注入到存储单元的电子可以通过使用FN隧道效应从反转栅极中提取出来。

8. 发明申请

WO2006059375A1 半導体装置および半導体装置の制御方法审中-公开
标题翻译：半导体器件和半导体器件控制方法
公开(公告)号：WO2006059375A1
公开(公告)日：2006-06-08
申请号：PCT/JP2004/017808
申请日：2004-11-30
申请人：スパンションエルエルシー , Spansion Japan株式会社 , 矢野勝 , 村上洋樹
发明人：矢野勝 , 村上洋樹
IPC分类号： G11C16/06
CPC分类号： G11C16/0466 , G11C16/0483 , G11C16/26
摘要：　半導体装置は、ワード線に接続されたメモリセルを含む複数のメモリセル群と該複数のメモリセル群を選択する選択ゲートとを含む複数のメモリブロックと、読み出し時、非選択のメモリブロック内の選択ゲートにバックバイアスを印加する印加回路とを含む。読み出し時には、非選択のメモリブロック内の選択ゲートにバックバイアスを印加することで、選択ゲートを完全にオフ状態にすることができ、読み出し時の非選択ブロックにおけるリーク電流を抑制できる。これにより、正確な読み出し動作が可能であると共に、回路規模を小さくすることができる。
摘要翻译：半导体器件包括多个存储块，每个存储块包括多个存储单元组，每个存储单元组包括连接到字线的存储单元，以及用于选择多个存储单元组的选择门; 并且还包括在读取期间在未选择的存储器块中向选择门施加反向偏置的应用电路。在读取期间将未选择的存储器块中的反向偏压施加到选择栅极可以完全关闭选择栅极，从而在读取期间抑制未选择的块中的任何漏电流。这可以提供正确的读取操作并减少电路规模。

9. 发明申请

WO2007013154A1 半導体装置およびその制御方法审中-公开
标题翻译：半导体器件及其控制方法
公开(公告)号：WO2007013154A1
公开(公告)日：2007-02-01
申请号：PCT/JP2005/013762
申请日：2005-07-27
申请人：スパンションエルエルシー , Spansion Japan株式会社 , 矢野勝 , 荒川秀貴 , 坂下基匡
发明人：矢野勝 , 荒川秀貴 , 坂下基匡
IPC分类号： G11C16/06
CPC分类号： G11C16/10 , G11C16/0475 , G11C16/0491 , G11C2216/14
摘要：本発明は、電荷蓄積層内の異なる領域に、第１のビットおよび第２のビットを書き込む不揮発性メモリセルを複数配置したメモリセルアレイと、メモリセルアレイに書き込むためのデータを保持するＳＲＡＭアレイ(第１の記憶装置)と、データをもとに所定の単位に分割され第１のビットに書き込むための第１の分割データ、および第２のビットに書き込むための第２の分割データ、を保持するＷＲセンスアンプブロック(第２の記憶装置)とを有し、第１の分割データをメモリセルアレイに書き込みを行った（ステップＳ２２）後、第２の分割データを前記メモリセルアレイに書き込みを行う（ステップＳ２２）半導体装置およびその制御方法である。本発明によれば、書き込み時間を短縮することができる。
摘要翻译：一种半导体器件及其控制方法，所述半导体器件包括存储单元阵列，所述存储单元阵列在电荷存储层中的不同区域中包括写入第一和第二位的多个非易失性存储单元; SRAM阵列（第一存储装置），其保存要写入存储单元阵列的数据; 以及WR读出放大器块（第二存储装置），其分别保持以预定单位分割数据并将其写入第一和第二位的第一和第二划分数据; 其中将第一划分数据写入存储单元阵列（步骤S22），然后将第二划分数据写入存储单元阵列（步骤S22）。根据本发明，可以缩短写入时间。

10. 发明申请

WO2006106577A1 半導体装置及びその制御方法审中-公开
标题翻译：半导体器件及其控制方法
公开(公告)号：WO2006106577A1
公开(公告)日：2006-10-12
申请号：PCT/JP2005/006310
申请日：2005-03-31
申请人：スパンションエルエルシー , Spansion Japan株式会社 , 矢野勝 , 荒川秀貴 , 坂下基匡
发明人：矢野勝 , 荒川秀貴 , 坂下基匡
IPC分类号： G11C16/10
CPC分类号： G11C16/10
摘要：　本発明の半導体装置は、不揮発性メモリセルアレイと、前記不揮発性メモリセルアレイに書き込みと読み出しを行う書き込み・読み出し回路と、データ入出力回路と、前記書き込み・読み出し回路に接続され第1のデータを保持する第１のラッチ回路と前記データ入出力回路に接続され第２のデータを保持する第２のラッチ回路とを含む揮発性メモリセルアレイとを含む。さらに、半導体装置は、前記第１の書き込みデータ内のプログラムを行うビット数に応じて、前記第１の書き込みデータを反転する反転回路と、前記第１の書き込みデータを前記不揮発性メモリセルに書き込み中に、前記第２の書き込みデータを前記第２のラッチ回路にラッチするよう制御する制御回路とを含む。書き込み時間を短縮して回路面積の小さい半導体装置を提供できる。
摘要翻译：半导体器件包括非易失性存储单元阵列; 用于在非易失性存储单元阵列上写入和读取写/读电路; 数据输入/输出电路; 以及易失性存储单元阵列，其包括连接到用于保持第一数据的写/读电路的第一锁存电路，以及连接到数据输入/输出电路以保持第二数据的第二锁存电路。此外，半导体器件包括反相电路，其使与第一写入数据中的程序执行的位数相对应的第一写入数据反相，以及控制电路，其控制由第二锁存器锁存的第二写入数据而第一写入数据正被写入非易失性存储单元中。通过缩短写入时间来提供具有小电路面积的半导体器件。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式