专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2019044061A1 メモリの電源電圧を動的に制御するメモリコントローラ审中-公开
公开(公告)号：WO2019044061A1
公开(公告)日：2019-03-07
申请号：PCT/JP2018/019604
申请日：2018-05-22
申请人：ソニー株式会社
发明人：足立　直大 , 山添　弘晃 , 石川　能久
IPC分类号： G06F12/00 , G11C5/14 , G11C16/30
CPC分类号： G06F12/00 , G11C5/14 , G11C16/30
摘要：メモリの内部状態に適した電源電圧制御を行う。　メモリコントローラは、メモリインターフェースと、制御部とを備える。メモリインターフェースは、メモリに接続するためのインターフェースである。制御部は、メモリのアドレスに応じて、メモリの電源電圧を動的に制御する機能を有する。メモリおよびメモリコントローラは、メモリシステムを構成する。ホストコンピュータは、メモリシステムに対してメモリアクセスコマンドを発行する。

2. 发明申请

WO2018022172A1 SYSTEM AND METHOD FOR ADJUSTING DEVICE PERFORMANCE BASED ON SENSED HOST CURRENT SOURCING CAPABILITY 审中-公开
标题翻译：基于感测主机电流采购能力调整设备性能的系统和方法
公开(公告)号：WO2018022172A1
公开(公告)日：2018-02-01
申请号：PCT/US2017/031981
申请日：2017-05-10
申请人： SANDISK TECHNOLOGIES LLC
发明人： AGRAWAL, Ankur
IPC分类号： G06F1/26 , G11C16/30 , G11C5/14 , G11C7/20
CPC分类号： G06F1/3287 , G06F1/266 , G06F1/3275 , G06F3/0604 , G06F3/0625 , G06F3/0634 , G06F3/0679 , G06F13/4068 , G06F13/4282 , G06F2213/0042 , G11C5/14 , G11C5/148 , G11C7/20 , G11C7/24 , G11C16/30 , G11C29/021
摘要： A system and method is disclosed for an electronic device, such as a non-volatile memory associated with a host, to determine a current sourcing capability of the host and to adjust performance characteristics of the electronic device based on the determined current sourcing capability. The system may include an input current source testing circuit, device function circuitry and a controller configured to determine a current sourcing capability of a host with the input current source testing circuit, select a device performance parameter associated with the determined current sourcing capability and operate the device function circuitry according to the device performance parameter until detecting a power-off event. The method may include the electronic device reducing a resistance presented to the host to a plurality of predetermined resistance levels to determine the current sourcing capability of the host and utilizing the results of the determination to select associated device performance parameters.
摘要翻译：公开了一种用于诸如与主机相关联的非易失性存储器之类的电子设备的系统和方法，用于确定主机的当前源采集能力并基于该电子设备来调整基于电子设备的性能特征关于确定的当前采购能力。该系统可以包括输入电流源测试电路，设备功能电路和控制器，该控制器被配置为利用输入电流源测试电路确定主机的电流源能力，选择与所确定的电流源能力相关联的设备性能参数并且操作设备功能电路根据设备性能参数直到检测到关机事件。该方法可以包括电子设备将呈现给主机的电阻减小到多个预定电阻水平以确定主机的当前源采集能力并且利用确定的结果来选择关联的设备性能参数。

3. 发明申请

WO2018004748A1 ACCELERATED PHYSICAL SECURE ERASE 审中-公开
标题翻译：加速的物理安全擦除
公开(公告)号：WO2018004748A1
公开(公告)日：2018-01-04
申请号：PCT/US2017/019419
申请日：2017-02-24
申请人： SANDISK TECHNOLOGIES LLC
发明人： GUO, Zelei , KOH, Pao-Ling , CHIN, Henry , SHUKLA, Pitamber , RAGHU, Deepak , LEE, Dana
IPC分类号： G11C16/16 , G11C16/22
CPC分类号： G11C16/16 , G11C16/10 , G11C16/14 , G11C16/22 , G11C16/30
摘要： A storage system includes a controller that is configured to make host data inaccessible. To do so, the controller may control power control circuitry to supply pulses to storage locations storing host data. The pulses may include flash write pulses but no erase pulses, or a combination of flash write pulses and erase pulses. If erase pulses are supplied, the number of the erase pulses may be less than the number supplied for performance of a default erase operation.
摘要翻译：存储系统包括被配置为使主机数据不可访问的控制器。为此，控制器可以控制功率控制电路向存储主机数据的存储位置提供脉冲。脉冲可以包括闪存写入脉冲，但不包括擦除脉冲，或闪存写入脉冲和擦除脉冲的组合。如果提供擦除脉冲，则擦除脉冲的数量可能少于执行默认擦除操作所提供的数量。

4. 发明申请

WO2017167112A1 备电电路及用电设备审中-公开
公开(公告)号：WO2017167112A1
公开(公告)日：2017-10-05
申请号：PCT/CN2017/077865
申请日：2017-03-23
申请人：华为技术有限公司
发明人：陈冠 , 余霄 , 汪德波
IPC分类号： G06F1/30
CPC分类号： G11C16/30 , G06F1/30 , G11C5/141
摘要：本发明公开了一种备电电路和用电设备，属于备电技术领域。备电电路的输出端和用电设备的供电电路的输入端电性相连，该供电电路的输出端与该用电设备的输入端电性相连，该备电电路的输入端连接于该供电电路的输出端和该用电设备的输入端之间，该备电电路包括由N组相互并联的备电支路组成的备电支路阵列；每组该备电支路包括电容组件和单向导电元件，该单向导电元件用于截断该N组相互并联的备电支路中的电容组件之间的电流通路。通过设置由N组相互并联的备电支路组成的备电支路阵列，当其中部分备电支路中发生短路时，能够保证其它各组备电支路的备电作用不受影响，从而提高备电支路的备电效果。

5. 发明申请

WO2017098211A1 DATA BUFFER 审中-公开
标题翻译：数据缓冲区
公开(公告)号：WO2017098211A1
公开(公告)日：2017-06-15
申请号：PCT/GB2016/053749
申请日：2016-11-30
申请人： ARM LIMITED
发明人： MYERS, James Edward , FLYNN, David Walter
IPC分类号： G11C7/10 , G06F1/26 , G11C5/14 , G11C11/4074 , G11C11/419 , G11C16/30 , G11C11/4093
CPC分类号： G11C7/1084 , G11C5/147 , G11C7/1057 , G11C7/106 , G11C7/1063 , G11C7/1087 , G11C11/4074 , G11C11/4093 , G11C11/419 , G11C16/30
摘要： A data buffer comprises data storage circuitry; input circuitry to input data to be stored by the data storage circuitry at a first operating voltage; output circuitry to output stored data from the data storage circuitry at a second operating voltage different to the first operating voltage; and control circuitry to control an operating voltage of the data storage circuitry to be substantially the first operating voltage during a data input operation by the input circuitry and to be substantially the second operating voltage during a data output operation by the output circuitry.
摘要翻译：数据缓冲器包括数据存储电路; 输入电路，用于以第一操作电压输入要由所述数据存储电路存储的数据; 输出电路，用于以不同于第一操作电压的第二操作电压输出来自数据存储电路的存储的数据; 以及控制电路，用于在由输入电路进行的数据输入操作期间将数据存储电路的操作电压控制为基本上为第一操作电压并且在由输出电路进行的数据输出操作期间基本上为第二操作电压。 >

6. 发明申请

WO2017009982A1 電子回路基板および情報処理装置审中-公开
标题翻译：电子电路板和信息处理设备
公开(公告)号：WO2017009982A1
公开(公告)日：2017-01-19
申请号：PCT/JP2015/070288
申请日：2015-07-15
申请人：株式会社東芝
发明人：金井　達徳 , 木村　哲郎 , 城田　祐介 , 樽家　昌也
IPC分类号： G06F11/20 , G06F1/26 , G06F15/78
CPC分类号： G06F11/2015 , G06F1/263 , G06F1/30 , G06F11/20 , G06F11/2025 , G06F15/78 , G06F2201/85 , G11C7/04 , G11C11/005 , G11C11/1673 , G11C11/1675 , G11C11/1697 , G11C13/0038 , G11C13/004 , G11C13/0069 , G11C14/0036 , G11C14/0045 , G11C14/0081 , G11C14/009 , G11C16/30 , H05K1/181 , H05K2201/10053 , H05K2201/10159
摘要：サーバなどのコンピュータを冗長構成にして高信頼化する場合に、高速にデータを永続化することが可能な構成を実現する。実施形態の電子回路基板は、不揮発メモリと読み出し部と切替部と通信部とを備える。読み出し部は、不揮発メモリに記憶されたデータを読み出す。切替部は、第１電源から電力が供給されているときは、不揮発メモリに対するデータの読み書きを行うホスト装置と不揮発メモリとが接続される第１の状態に切り替え、第２電源から電力が供給されているときは、ホスト装置と不揮発メモリとが接続されず、かつ、読み出し部と不揮発メモリとが接続される第２の状態に切り替える。通信部は、第２電源から電力が供給されているときに、読み出し部が不揮発メモリから読み出したデータを外部装置へ送信する。
摘要翻译：本发明实现了当诸如服务器的计算机冗余地配置以提供高可靠性时，可以快速使数据持久的配置。实施例的电子电路板设置有非易失性存储器，读取部分，切换部分和通信部分。读取部分读取存储在非易失性存储器中的数据。当从第一电源供电时，切换部切换到第一状态，其中向非易失性存储器读取数据并将数据写入非易失性存储器的主机装置连接到非易失性存储器，并且当供电时从第二电源切换部切换到不连接主机装置和非易失性存储器的第二状态，读取部和非易失性存储器连接。当从第二电源供电时，通信部分将读取部分从非易失性存储器读取的数据发送到外部设备。

7. 发明申请

WO2016105857A9 VOLTAGE RAMPING DETECTION 审中-公开
标题翻译：电压骤升检测
公开(公告)号：WO2016105857A9
公开(公告)日：2016-08-25
申请号：PCT/US2015062834
申请日：2015-11-27
申请人： INTEL CORP
发明人： GUO JASON , TANG QIANG
IPC分类号： G11C5/14 , G11C16/26
CPC分类号： G11C16/06 , G11C5/143 , G11C5/145 , G11C7/1063 , G11C16/0483 , G11C16/30
摘要： Method, system and apparatus for detecting voltage ramping to a target voltage level in steady state, comprising, ramping a regulated voltage to a steady state target voltage for an operation of a load circuit, the steady state target voltage being a voltage level that enables the load circuit to perform the operation, generating an output signal indicating that the regulated voltage has reached the target voltage and generating a ready signal responsive to detecting the output signal.
摘要翻译：用于在稳定状态下检测电压斜坡至目标电压电平的方法，系统和设备，包括：将稳压电压斜升至用于负载电路操作的稳态目标电压，所述稳态目标电压为使得负载电路执行操作，产生指示已调节电压已经达到目标电压的输出信号并且响应于检测到输出信号而产生就绪信号。

8. 发明申请

WO2016105857A1 VOLTAGE RAMPING DETECTION 审中-公开
标题翻译：电压检测
公开(公告)号：WO2016105857A1
公开(公告)日：2016-06-30
申请号：PCT/US2015/062834
申请日：2015-11-27
申请人： INTEL CORPORATION
发明人： GUO, Jason , TANG, Qiang
IPC分类号： G11C5/14 , G11C16/26
CPC分类号： G11C16/06 , G11C5/143 , G11C5/145 , G11C7/1063 , G11C16/0483 , G11C16/30
摘要： Method, system and apparatus for detecting voltage ramping to a target voltage level in steady state, comprising, ramping a regulated voltage to a steady state target voltage for an operation of a load circuit, the steady state target voltage being a voltage level that enables the load circuit to perform the operation, generating an output signal indicating that the regulated voltage has reached the target voltage and generating a ready signal responsive to detecting the output signal.
摘要翻译：用于检测稳定状态下的电压斜升到目标电压电平的方法，系统和装置，包括将调节电压斜升到用于负载电路的操作的稳态目标电压，所述稳态目标电压是使得能够负载电路以执行操作，产生指示调节电压已经达到目标电压的输出信号并且响应于检测到输出信号而产生就绪信号。

9. 发明申请

WO2016036441A2 BUS CIRCUITS FOR MEMORY DEVICES 审中-公开
标题翻译：存储器件总线电路
公开(公告)号：WO2016036441A2
公开(公告)日：2016-03-10
申请号：PCT/US2015/040791
申请日：2015-07-16
申请人： INTEL CORPORATION
发明人： IRIZARRY, Nicolas L. , SRINIVASAN, Balaji
CPC分类号： G11C5/147 , G11C13/0004 , G11C13/0023 , G11C13/0026 , G11C13/0028 , G11C13/0038 , G11C16/30
摘要： Embodiments of bus circuits and related techniques are disclosed herein. In some embodiments, a bus circuit may include: a source follower arrangement, including a first transistor and a second transistor, coupled between a supply voltage and an access line of a memory cell, wherein the first transistor and the second transistor each have a gate terminal and wherein the access line is a bit line or a word line; a capacitor having a first terminal coupled to the gate terminal of the first transistor and having a second terminal coupled to a reference voltage; and a switch coupled between the first terminal of the capacitor and a voltage regulator. Other embodiments may be disclosed and/or claimed.
摘要翻译：本文公开了总线电路和相关技术的实施例。在一些实施例中，总线电路可以包括：源极跟随器装置，其包括耦合在存储器单元的电源电压和存取线之间的第一晶体管和第二晶体管，其中第一晶体管和第二晶体管各自具有栅极终端，并且其中所述存取线是位线或字线; 电容器，具有耦合到第一晶体管的栅极端子的第一端子和具有耦合到参考电压的第二端子; 以及耦合在电容器的第一端子和电压调节器之间的开关。其他实施例可以被公开和/或要求保护。

10. 发明申请

WO2016030962A1 電圧発生回路审中-公开
标题翻译：电压发生电路
公开(公告)号：WO2016030962A1
公开(公告)日：2016-03-03
申请号：PCT/JP2014/072282
申请日：2014-08-26
申请人：株式会社東芝
发明人：鈴木　良尚 , 中川　道雄
IPC分类号： H02M3/07 , G05F1/56
CPC分类号： H02M3/07 , G11C16/30
摘要：　本実施形態の電圧発生回路によれば、第１ノードに入力される電圧を昇圧して、第２ノードに第１信号ＶＸ２を出力するチャージポンプ回路２０と、前記第２ノードの電圧を分圧した第１電圧と第１基準電圧ＶＲＥＦ１とを受けて、第２信号ＲＥＧＬを第３ノードに出力するオペアンプ３７と、ゲートが前記第３ノードに接続され、一端が電源に接続され、他端が前記第１ノードに接続された第１トランジスタ９０と、前記第２ノードの電圧を検知し、第３信号を出力する論理回路３０，６０と、前記第３信号を受けて、前記第３ノードの電圧を充電するチャージアップ回路４０と、を具備する。
摘要翻译：根据本发明的实施例，电压产生电路设置有：电荷泵电路20，其增加要输入到第一节点的电压，并将第一信号VX2输出到第二节点; 运算放大器37，其通过接收第一参考电压VREF1将第二信号REGL输出到第三节点;以及通过分割第二节点的电压而获得的第一电压; 第一晶体管90，其中栅极连接到第三节点，一端连接到电源，另一端连接到第一节点; 逻辑电路30和60，其检测第二节点的电压，并输出第三信号; 以及充电电路40，其接收第三信号，并对第三节点的电压进行充电。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式