专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI552301B 半導體裝置有权
简体标题：半导体设备
公开(公告)号：TWI552301B
公开(公告)日：2016-10-01
申请号：TW101107963
申请日：2012-03-08
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：金子貴昭 , KANEKO, KISHOU , 井上尚也 , INOUE, NAOYA , 林喜宏 , HAYASHI, YOSHIHIRO
IPC分类号： H01L23/60
CPC分类号： H01L27/0285 , H01L23/522 , H01L23/5283 , H01L23/53295 , H01L23/552 , H01L27/0255 , H01L27/0296 , H01L27/0688 , H01L27/1218 , H01L27/1225 , H01L27/124 , H01L29/24 , H01L29/7869 , H01L2924/0002 , H01L2924/00

2. 发明专利

TW201320308A 半導體裝置及半導體裝置之製造方法审中-公开
简体标题：半导体设备及半导体设备之制造方法
公开(公告)号：TW201320308A
公开(公告)日：2013-05-16
申请号：TW101130811
申请日：2012-08-24
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：久米一平 , KUME, IPPEI , 肱岡健一郎 , HIJIOKA, KENICHIRO , 井上尚也 , INOUE, NAOYA , 國嶋浩之 , KUNISHIMA, HIROYUKI , 井口學 , IGUCHI, MANABU , 白井浩樹 , SHIRAI, HIROKI
IPC分类号： H01L27/108 , H01L21/8242
CPC分类号： H01L27/10894 , H01L27/10808 , H01L27/10814 , H01L27/10852 , H01L28/90
摘要：本發明旨在提供一種電容器特性之差異經降低之半導體裝置。其中於半導體裝置內，保護層80設於凹部(孔23)上端部周圍。此保護層80其介電常數高於與保護層80位於同一層，構成設於邏輯電路區域之多層配線層之絕緣層。
简体摘要：本发明旨在提供一种电容器特性之差异经降低之半导体设备。其中于半导体设备内，保护层80设于凹部(孔23)上端部周围。此保护层80其介电常数高于与保护层80位于同一层，构成设于逻辑电路区域之多层配线层之绝缘层。

3. 发明专利

TW201301475A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW201301475A
公开(公告)日：2013-01-01
申请号：TW101107963
申请日：2012-03-08
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：金子貴昭 , KANEKO, KISHOU , 井上尚也 , INOUE, NAOYA , 林喜宏 , HAYASHI, YOSHIHIRO
IPC分类号： H01L23/60
CPC分类号： H01L27/0285 , H01L23/522 , H01L23/5283 , H01L23/53295 , H01L23/552 , H01L27/0255 , H01L27/0296 , H01L27/0688 , H01L27/1218 , H01L27/1225 , H01L27/124 , H01L29/24 , H01L29/7869 , H01L2924/0002 , H01L2924/00
摘要：一種半導體裝置，包含：半導體基板，形成有半導體元件；第1及第2墊片；第1絕緣膜，形成於半導體基板的上方；複數之配線，埋設於第1絕緣膜中所設置的溝槽內；第2絕緣膜，以包覆第1絕緣膜與複數之配線之方式設置；半導體層，形成於第2絕緣膜之上；源極電極，連接至半導體層；以及汲極電極，連接至半導體層。該複數之配線，包含設置於與半導體層對向的位置之閘極電極。半導體層、源極電極、汲極電極與閘極電極，構成將由ESD突波所產生的電流從第1墊片放電至第2墊片之ESD保護元件。
简体摘要：一种半导体设备，包含：半导体基板，形成有半导体组件；第1及第2垫片；第1绝缘膜，形成于半导体基板的上方；复数之配线，埋设于第1绝缘膜中所设置的沟槽内；第2绝缘膜，以包覆第1绝缘膜与复数之配线之方式设置；半导体层，形成于第2绝缘膜之上；源极电极，连接至半导体层；以及汲极电极，连接至半导体层。该复数之配线，包含设置于与半导体层对向的位置之闸极电极。半导体层、源极电极、汲极电极与闸极电极，构成将由ESD突波所产生的电流从第1垫片放电至第2垫片之ESD保护组件。

4. 发明专利

TW201342562A 半導體裝置及半導體裝置之製造方法审中-公开
简体标题：半导体设备及半导体设备之制造方法
公开(公告)号：TW201342562A
公开(公告)日：2013-10-16
申请号：TW101146733
申请日：2012-12-11
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：井上尚也 , INOUE, NAOYA , 金子貴昭 , KANEKO, KISHOU , 林喜宏 , HAYASHI, YOSHIHIRO
IPC分类号： H01L23/52 , H01L21/28
CPC分类号： H01L21/76814 , H01L21/76879 , H01L23/522 , H01L23/53223 , H01L23/5329 , H01L28/60 , H01L29/66477 , H01L29/78 , H01L29/861 , H01L2924/0002 , H01L2924/00
摘要：本發明提供一種於多層配線層中設置主動元件，使晶片面積縮小的半導體裝置。其中，第2配線層400設置於第1配線層300上。第1層間絕緣層310設置於第1配線層300。半導體層460設置於第2配線層400，與第1層間絕緣層310接觸。閘極絕緣層470設置於半導體層460上。閘極電極450設置於閘極絕緣層470上。至少二個第1介層340設置於第1配線層300，透過上端與半導體層460接觸。
简体摘要：本发明提供一种于多层配线层中设置主动组件，使芯片面积缩小的半导体设备。其中，第2配线层400设置于第1配线层300上。第1层间绝缘层310设置于第1配线层300。半导体层460设置于第2配线层400，与第1层间绝缘层310接触。闸极绝缘层470设置于半导体层460上。闸极电极450设置于闸极绝缘层470上。至少二个第1介层340设置于第1配线层300，透过上端与半导体层460接触。

5. 发明专利

TW201334185A 半導體裝置及半導體裝置之製造方法审中-公开
简体标题：半导体设备及半导体设备之制造方法
公开(公告)号：TW201334185A
公开(公告)日：2013-08-16
申请号：TW101137439
申请日：2012-10-11
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：肱岡健一郎 , HIJIOKA, KENICHIRO , 井上尚也 , INOUE, NAOYA , 林喜宏 , HAYASHI, YOSHIHIRO
IPC分类号： H01L29/78 , H01L21/28
CPC分类号： H01L23/528 , H01L21/76807 , H01L21/76816 , H01L21/76895 , H01L21/76897 , H01L23/53266 , H01L27/0207 , H01L27/10814 , H01L27/10835 , H01L27/10852 , H01L27/10885 , H01L27/10891 , H01L27/10894 , H01L28/91 , H01L29/945 , H01L2924/0002 , H01L2924/00
摘要：本發明係一種半導體裝置及半導體裝置之製造方法，其課題為提供對於電容元件上之配線層的設計自由度優越之半導體裝置。其解決手段為半導體裝置係具備基板，層間絕緣層，第1電晶體，多層配線層，電容元件，金屬配線，及第1接點。對於基板(半導體基板(1))上係設置有層間絕緣層(接點層間絕緣膜(4，5))。第1電晶體(主動元件(3a))係設置於半導體基板(1)，埋入於層間絕緣層內。第1電晶體係至少具有閘極電極(閘極電極(32))及擴散層。對於層間絕緣層上係設置有多層配線層。電容元件(19)係設置於多層配線層內。金屬配線(閘極背打配線(30))係與閘極電極(32)之上面接合，埋設於層間絕緣層(接點層間絕緣膜(4))內。第1接點(單元接點(10a))係連接於第1電晶體(主動元件(3a))之擴散層，埋設於層間絕緣層(接點層間絕緣膜(4))內。金屬配線(閘極背打配線(30))係由與第1接點(單元接點(10a))相同的材料加以構成。
简体摘要：本发明系一种半导体设备及半导体设备之制造方法，其课题为提供对于电容组件上之配线层的设计自由度优越之半导体设备。其解决手段为半导体设备系具备基板，层间绝缘层，第1晶体管，多层配线层，电容组件，金属配线，及第1接点。对于基板(半导体基板(1))上系设置有层间绝缘层(接点层间绝缘膜(4，5))。第1晶体管(主动组件(3a))系设置于半导体基板(1)，埋入于层间绝缘层内。第1晶体管系至少具有闸极电极(闸极电极(32))及扩散层。对于层间绝缘层上系设置有多层配线层。电容组件(19)系设置于多层配线层内。金属配线(闸极背打配线(30))系与闸极电极(32)之上面接合，埋设于层间绝缘层(接点层间绝缘膜(4))内。第1接点(单元接点(10a))系连接于第1晶体管(主动组件(3a))之扩散层，埋设于层间绝缘层(接点层间绝缘膜(4))内。金属配线(闸极背打配线(30))系由与第1接点(单元接点(10a))相同的材料加以构成。

6. 发明专利

TWI566363B 半導體裝置及半導體裝置之製造方法有权
简体标题：半导体设备及半导体设备之制造方法
公开(公告)号：TWI566363B
公开(公告)日：2017-01-11
申请号：TW101146733
申请日：2012-12-11
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：井上尚也 , INOUE, NAOYA , 金子貴昭 , KANEKO, KISHOU , 林喜宏 , HAYASHI, YOSHIHIRO
IPC分类号： H01L23/52 , H01L21/28
CPC分类号： H01L21/76814 , H01L21/76879 , H01L23/522 , H01L23/53223 , H01L23/5329 , H01L28/60 , H01L29/66477 , H01L29/78 , H01L29/861 , H01L2924/0002 , H01L2924/00

7. 发明专利

TW201348496A 多孔性絕緣膜的製造方法以及包含該膜的半導體裝置审中-公开
简体标题：多孔性绝缘膜的制造方法以及包含该膜的半导体设备
公开(公告)号：TW201348496A
公开(公告)日：2013-12-01
申请号：TW102103297
申请日：2013-01-29
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：井上尙也 , INOUE, NAOYA , 田上政由 , TAGAMI, MASAYOSHI
IPC分类号： C23C16/34 , H01L21/31
CPC分类号： H01L21/76825 , H01L21/02203 , H01L21/02216 , H01L21/02274 , H01L21/02348 , H01L21/7682 , H01L23/53238 , H01L23/5329 , H01L23/53295 , H01L2221/1047 , H01L2924/0002 , H01L2924/00
摘要：具有高彈性模數之低k多孔性絕緣膜係藉將烷基化環狀矽氧烷先質藉化學氣相沈積法(CVD)沈積於半導體基材上製得。化學氣相沈積(CVD)之電漿增強係於CVD期間或就地於沈積膜上進行。該膜之紫外線固化係於經控制之溫度及時間條件下達成，其在相鄰的環部分之間形成牢固鍵結的結構而不會破壞Si-O環鍵結。
简体摘要：具有高弹性模数之低k多孔性绝缘膜系藉将烷基化环状硅氧烷先质藉化学气相沉积法(CVD)沉积于半导体基材上制得。化学气相沉积(CVD)之等离子增强系于CVD期间或就地于沉积膜上进行。该膜之紫外线固化系于经控制之温度及时间条件下达成，其在相邻的环部分之间形成牢固键结的结构而不会破坏Si-O环键结。

8. 发明专利

TW201347185A 半導體裝置及半導體裝置之製造方法审中-公开
简体标题：半导体设备及半导体设备之制造方法
公开(公告)号：TW201347185A
公开(公告)日：2013-11-16
申请号：TW102100311
申请日：2013-01-04
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：砂村潤 , SUNAMURA, HIROSHI , 井上尚也 , INOUE, NAOYA , 金子貴昭 , KANEKO, KISHOU
IPC分类号： H01L29/78 , H01L21/28
CPC分类号： H01L21/76895 , H01L21/76849 , H01L21/823885 , H01L23/49822 , H01L27/0688 , H01L27/10858 , H01L27/1104 , H01L27/11551 , H01L27/1225 , H01L27/124 , H01L29/401 , H01L29/66742 , H01L29/78 , H01L29/78642 , H01L29/7869 , H01L2924/0002 , H01L2924/00
摘要：本發明之目的在於提升設於多層配線層內之半導體元件的性能。本發明之半導體裝置包含：配線102，設於配線層100；配線202，設於疊層於配線層100上之配線層200；閘極電極20，在配線層100與配線層200的疊層方向中位於配線102與配線202之間，且未與配線102及配線202相連接；閘極絕緣膜22，設於閘極電極20的側面上；及半導體層24，隔著閘極絕緣膜22設於閘極電極20的側面上，且與配線102及配線202相連接。
简体摘要：本发明之目的在于提升设于多层配线层内之半导体组件的性能。本发明之半导体设备包含：配线102，设于配线层100；配线202，设于叠层于配线层100上之配线层200；闸极电极20，在配线层100与配线层200的叠层方向中位于配线102与配线202之间，且未与配线102及配线202相连接；闸极绝缘膜22，设于闸极电极20的侧面上；及半导体层24，隔着闸极绝缘膜22设于闸极电极20的侧面上，且与配线102及配线202相连接。

9. 发明专利

TW201336049A 半導體裝置及半導體裝置之製造方法审中-公开
简体标题：半导体设备及半导体设备之制造方法
公开(公告)号：TW201336049A
公开(公告)日：2013-09-01
申请号：TW102100314
申请日：2013-01-04
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：砂村潤 , SUNAMURA, HIROSHI , 井上尚也 , INOUE, NAOYA , 金子貴昭 , KANEKO, KISHOU
IPC分类号： H01L27/092 , H01L29/78
CPC分类号： H01L29/7869 , H01L23/53228 , H01L27/0688 , H01L27/088 , H01L27/092 , H01L27/101 , H01L27/105 , H01L27/1082 , H01L27/10873 , H01L27/10894 , H01L27/10897 , H01L27/1104 , H01L27/1108 , H01L27/1116 , H01L27/11521 , H01L27/11524 , H01L27/11526 , H01L27/11556 , H01L27/11568 , H01L27/1157 , H01L27/11573 , H01L27/11582 , H01L27/1218 , H01L27/124 , H01L27/2436 , H01L29/22 , H01L29/24 , H01L29/7889 , H01L29/7926 , H01L2924/0002 , H01L2924/00
摘要：本發明之目的在於提供一種半導體裝置，其容易製造，且具備彼此特性相異的二個電晶體。為了達成上述目的，本發明之半導體裝置包含：基板；多層配線層，其設置於基板上；電晶體14，其設置於多層配線層；以及電晶體15，其設置於與多層配線層之中設置了電晶體14的該層相異之層，且具有與電晶體14相異之特性。藉此，便可提供一種半導體裝置，其容易製造，且具備彼此特性相異的二個電晶體。
简体摘要：本发明之目的在于提供一种半导体设备，其容易制造，且具备彼此特性相异的二个晶体管。为了达成上述目的，本发明之半导体设备包含：基板；多层配线层，其设置于基板上；晶体管14，其设置于多层配线层；以及晶体管15，其设置于与多层配线层之中设置了晶体管14的该层相异之层，且具有与晶体管14相异之特性。借此，便可提供一种半导体设备，其容易制造，且具备彼此特性相异的二个晶体管。

10. 发明专利

TW201310613A 半導體裝置及半導體裝置之製造方法审中-公开
简体标题：半导体设备及半导体设备之制造方法
公开(公告)号：TW201310613A
公开(公告)日：2013-03-01
申请号：TW101116345
申请日：2012-05-08
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：井上尚也 , INOUE, NAOYA , 金子貴昭 , KANEKO, KISHOU , 林喜宏 , HAYASHI, YOSHIHIRO
IPC分类号： H01L27/04 , H01L29/78
CPC分类号： H01L29/42384 , H01L21/02167 , H01L21/0217 , H01L21/02565 , H01L21/76829 , H01L21/76877 , H01L23/522 , H01L23/5226 , H01L23/5329 , H01L23/53295 , H01L27/1225 , H01L27/124 , H01L29/4908 , H01L29/66969 , H01L29/78606 , H01L29/78618 , H01L29/7869 , H01L29/78696 , H01L2924/0002 , H01L2924/00
摘要： [課題]在具有配線層中的配線作為閘極電極使用，且在與擴散防止膜同一層具有閘極絕緣膜的半導體元件的半導體裝置中，無損於擴散防止膜的功能，降低半導體元件的接通電阻。[解決手段]在構成第1配線層(150)的絕緣層之表層，埋入第1配線(154)及閘極電極(210)。第1配線層(150)與第2配線層(170)之間，形成著擴散防止膜(160)。閘極絕緣膜(230)，是在擴散防止膜(160)之中，與閘極電極(210)重疊的區域及其周圍的上面形成凹部，使該部分變薄，藉此所形成。
简体摘要： [课题]在具有配线层中的配线作为闸极电极使用，且在与扩散防止膜同一层具有闸极绝缘膜的半导体组件的半导体设备中，无损于扩散防止膜的功能，降低半导体组件的接通电阻。[解决手段]在构成第1配线层(150)的绝缘层之表层，埋入第1配线(154)及闸极电极(210)。第1配线层(150)与第2配线层(170)之间，形成着扩散防止膜(160)。闸极绝缘膜(230)，是在扩散防止膜(160)之中，与闸极电极(210)重叠的区域及其周围的上面形成凹部，使该部分变薄，借此所形成。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式