专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR20180058757A 반도체 장치 및 반도체 장치 형성 방법 审中-公开
公开(公告)号：KR20180058757A
公开(公告)日：2018-06-01
申请号：KR20187011193
申请日：2016-09-21
IPC分类号： H01L49/02 , H01L21/768 , H01L23/48 , H01L27/108
CPC分类号： H01L28/92 , H01L21/768 , H01L23/48 , H01L23/481 , H01L27/10823 , H01L28/40 , H01L28/87 , H01L28/88 , H01L28/91
摘要： 기판관통비아홀(106)을갖는기판(102)을포함하는반도체장치(100)로서, 기판관통비아홀(106)의내부에는, 제 1 커패시터전극층(108a) 및제 2 커패시터전극층(108b), 그리고제 1 커패시터전극층(108a)과제 2 커패시터전극층(108b) 사이에배치된유전체재료층(112); 및기판관통비아도전체(116)가형성되어있는반도체장치. 기판관통비아홀(106)을포함하는반도체장치(100)를형성하는방법으로서, 기판관통비아홀(106) 내에, 제 1 커패시터전극층(108a) 및제 2 커패시터전극층(108b), 그리고제 1 커패시터전극층(108a)과제 2 커패시터전극층(108b) 사이에배치된유전체재료층(112); 및기판관통비아도전체(116)를형성하는단계를포함하는반도체장치형성방법.

2. 发明公开

KR1020170093277A 센서 패키지 및 이의 제조 방법 无效
标题翻译：传感器封装及其制造方法
公开(公告)号：KR1020170093277A
公开(公告)日：2017-08-16
申请号：KR1020160013959
申请日：2016-02-04
申请人： 주식회사 네패스
发明人： 이응주 , 임시우 , 오동훈
IPC分类号： H01L25/07 , H01L23/31 , H01L23/48 , H01L23/495 , H01L23/522 , H01L23/538 , H01L25/11
CPC分类号： H01L23/31 , H01L21/568 , H01L23/48 , H01L23/495 , H01L23/522 , H01L23/538 , H01L24/19 , H01L25/07 , H01L25/11 , H01L2224/04105 , H01L2224/12105 , H01L2224/82005 , H01L2225/1035 , H01L2225/1058
摘要： 센서패키지및 이의제조방법이개시된다. 본발명의일 실시예에따른센서패키지는, 외부로노출되는센서패턴을포함하는반도체칩, 상기반도체칩이수용되는수용부를포함하는기판, 상기반도체칩 및상기기판을일체화하도록몰딩하는봉지재, 상기기판을상하방향으로관통하는관통배선, 상기반도체칩 및상기관통배선을전기적으로서로연결하며, 상기반도체칩의상기센서패턴을노출하는배선부및 상기관통배선의타 측과전기적으로연결되고외부에전기적으로접속가능한외부접속부를포함한다.
摘要翻译：公开了一种传感器封装及其制造方法。根据本发明的一个实施例中，传感器封装件成型到半导体芯片，基板，以及半导体芯片和所述基板包括：接收部，其集成在半导体芯片yisuyong包括被包封外部露出的传感器图案，所述布线部分，其将半导体芯片和贯通布线彼此电连接并且暴露半导体芯片的传感器图案;以及布线部分，其电连接到贯穿布线的另一侧，和可电连接的外部连接部分。

3. 发明授权

KR101752056B1 MEMS 패키지 有权
标题翻译： MEMS封装
公开(公告)号：KR101752056B1
公开(公告)日：2017-06-28
申请号：KR1020150105006
申请日：2015-07-24
申请人： 주식회사 스탠딩에그
发明人： 홍태선 , 한종호 , 서평보 , 이종성 , 김광진
IPC分类号： B81B7/02 , B81B7/00 , H01L23/48
CPC分类号： B81B7/00 , B81B7/02 , H01L23/48
摘要： 본발명에따르면, 부품실장및 회로패턴을위한스택공간(111)이일측면에마련된베이스부(110); 신호선(121)과전원선(122)을포함하며상기베이스부(110)의일측면에회로패턴된회로라인부(120); 및상기베이스부(110)의일측에실장되어소정의 MEMS 기능을구현하는 MEMS 구조물(130)을포함하고, 상기베이스부(110)의스택공간(111)은, 상기회로패턴을위한패턴영역(112)과부품실장을위한비패턴영역(113)으로구분되어일측에마련되고, 상기 MEMS 구조물(130)은, 상기베이스부(110)의일측면상에서상기비패턴영역(113) 내에배치되어상기베이스부(110)와전기적으로접속하면서상기 MEMS 기능을구현하며, 상기회로라인부(120)의신호선(121)은상기베이스부(110)의일측면상에서상기 MEMS 구조물(130)과상하로대향하지않도록상기패턴영역(112)에회로패턴되는 MEMS 패키지를개시한다.
摘要翻译：根据本发明，设置在用于部件安装和电路图案的堆叠空间111的一侧上的基座部分110; 包括信号线121和电力线122并且在基部110的侧表面上图案化的电路线部分120; 和堆栈区域111，对于基座部分110的电路图案的图案区域被安装在uiil侧包括MEMS结构130用于实现预定的MEMS功能，和基部110（图案区域113位于基部110的一侧。MEMS结构130设置在基部110的一侧的非图案区域113中，并且MEMS结构130电连接到MEMS结构130，使得电路线单元120的信号线121不面向MEMS结构130 如图所示，

4. 发明公开

KR1020170070259A 밀집 패키지 배선을 갖는 멀티 칩 모듈 반도체 칩 패키지 审中-实审
标题翻译：带密集封装半导体芯片封装的多芯片模块
公开(公告)号：KR1020170070259A
公开(公告)日：2017-06-21
申请号：KR1020177015715
申请日：2014-07-28
申请人： 인텔 코포레이션
发明人： 후추안 , 치우치아-핀 , 스완조한나
IPC分类号： H01L23/48 , H01L25/065 , H01L23/522 , H01L23/00
CPC分类号： H01L25/0655 , H01L21/4853 , H01L21/486 , H01L21/568 , H01L23/3128 , H01L23/49811 , H01L23/49816 , H01L23/49827 , H01L23/5389 , H01L24/19 , H01L24/20 , H01L24/96 , H01L25/50 , H01L2224/0557 , H01L2224/12105 , H01L2224/82039 , H01L2924/1431 , H01L2924/1434 , H01L2924/1436 , H01L2924/1438 , H01L2924/3511 , H01L23/48 , H01L23/481 , H01L23/522 , H01L24/06 , H01L24/09 , H01L25/065 , H01L2224/18
摘要： 빌드업 층을갖는장치가설명된다. 빌드업 층은빌드업 층의기저측으로압축되는다수의다이의패드측을갖는다. 다수의다이는다수의다이의웨이퍼단계테스팅을가능하게하는와이드패드를갖는다. 와이드패드는이들의개별다이를제조하는데 사용되는제조프로세스에의해허용되는최소간격만큼이격된다. 빌드업 층은와이드패드위에서제거된다. 장치는또한빌드업 층의상부측 상의금속화층 및와이드패드위의실질적으로충진된영역을포함한다. 금속화층은와이드패드위의랜드및 와이드패드사이의다수의배선을포함한다.
摘要翻译：描述具有积层的设备。积层具有多个压模至积层的底侧的压模的垫侧。多个管芯具有能够实现多个管芯的晶片级测试的宽焊盘。宽垫以用于制造它们各自的管芯的制造工艺所允许的最小间隔隔开。在宽垫上去除积层。该装置还包括在积层的顶侧上的金属化层和在宽衬垫上的基本上填充的区域。金属化层包括在宽焊盘上的焊盘与宽焊盘之间的多个布线。

5. 发明授权

KR101749351B1 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현 有权
公开(公告)号：KR101749351B1
公开(公告)日：2017-06-20
申请号：KR1020117003546
申请日：2009-07-02
申请人： 텔라 이노베이션스, 인코포레이티드
发明人： 콴트조나단알 , 베커스코트티 , 간디드루밀
IPC分类号： H01L27/02 , H01L27/118 , G06F17/50
CPC分类号： G06F17/5072 , G06F17/5054 , G06F17/5068 , G06F2217/12 , H01L23/48 , H01L27/0207 , H01L27/11803 , H01L2924/0002 , Y02P90/265 , H01L2924/00
摘要： 제 1 가상그레이트 (grate) 에따라레이아수피쳐들이배치되는제 1 칩레벨과, 제 2 가상그레이트에따라레이아웃피쳐들이배치되는제 2 칩레벨을갖는로직블록영역을포함하도록반도체칩이정의된다. 제 1 및제 2 가상그레이트들사이에유리공간관계가존재한다. 다수의셀들은로직블록영역내에배치된다. 다수의셀들의각각은다수의셀 페이즈들중 적절한하나의셀 페이즈에따라정의된다. 적절한셀 페이즈는소정의배치된셀의제 1 및제 2 칩레벨에서의레이아웃피쳐들이소정의배치된셀 내에위치된제 1 및제 2 가상그레이트들과정렬되게한다.

6. 发明授权

KR101745294B1 반도체 장치 有权
标题翻译：半导体器件
公开(公告)号：KR101745294B1
公开(公告)日：2017-06-08
申请号：KR1020170002372
申请日：2017-01-06
申请人： 유겐가이샤 나프라
发明人： 세키네시게노부
IPC分类号： H01L23/29 , H01L23/367 , H01L23/48 , H01B3/12
CPC分类号： H01L23/10 , H01L23/04 , H01L23/24 , H01L23/28 , H01L23/29 , H01L23/291 , H01L23/295 , H01L23/298 , H01L23/3107 , H01L23/3114 , H01L23/3142 , H01L23/36 , H01L23/3675 , H01L23/3735 , H01L23/535 , H01L2224/73253 , H01B3/12 , H01L23/3672 , H01L23/48
摘要： 높은동작온도로동작해도내구성을확보할수 있고, 반도체소자의성능을충분히발휘하는데있어서유리한반도체장치를제공한다. 반도체장치는, 베이스(14)에지지된반도체소자(16)를밀봉하는밀봉층(20)을포함하여구성되어있다. 밀봉층(20)은, 다수의 nm 사이즈(1 μm 이하)의입경의 SiO로이루어지는절연성나노미립자(54)와, 이들절연성나노미립자(54)의주위를간극없이메우는비정질실리카(56)로이루어지는나노콤포짓구조로구성되어있다.
摘要翻译：本发明提供一种半导体装置，即使在高工作温度下工作，充分发挥半导体装置的性能，也能够确保耐久性。半导体器件包括密封由基底14支撑的半导体元件16的密封层20。密封层20由无定形二氧化硅（56）的填充周围的绝缘纳米粒子54的没有缝隙，所述多个纳米尺寸的粒径的由SiO的这些绝缘纳米粒子54（小于1μm）和一个纳米复合结构。

7. 发明授权

KR101739709B1 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현 有权
公开(公告)号：KR101739709B1
公开(公告)日：2017-05-24
申请号：KR1020167005477
申请日：2009-07-02
申请人： 텔라 이노베이션스, 인코포레이티드
发明人： 콴트조나단알 , 베커스코트티 , 간디드루밀
IPC分类号： H01L27/02 , G06F17/50 , H01L23/48 , H01L27/118
CPC分类号： G06F17/5072 , G06F17/5054 , G06F17/5068 , G06F2217/12 , H01L23/48 , H01L27/0207 , H01L27/11803 , H01L2924/0002 , Y02P90/265 , H01L2924/00
摘要： 제 1 가상그레이트 (grate) 에따라레이아수피쳐들이배치되는제 1 칩레벨과, 제 2 가상그레이트에따라레이아웃피쳐들이배치되는제 2 칩레벨을갖는로직블록영역을포함하도록반도체칩이정의된다. 제 1 및제 2 가상그레이트들사이에유리공간관계가존재한다. 다수의셀들은로직블록영역내에배치된다. 다수의셀들의각각은다수의셀 페이즈들중 적절한하나의셀 페이즈에따라정의된다. 적절한셀 페이즈는소정의배치된셀의제 1 및제 2 칩레벨에서의레이아웃피쳐들이소정의배치된셀 내에위치된제 1 및제 2 가상그레이트들과정렬되게한다.

8. 发明公开

KR1020170038081A 콘택트 렌즈 상에 박형 실리콘 칩의 조립 审中-实审
标题翻译：在隐形眼镜上组装薄硅芯片
公开(公告)号：KR1020170038081A
公开(公告)日：2017-04-05
申请号：KR1020177008009
申请日：2013-09-11
申请人： 베릴리 라이프 사이언시즈 엘엘시
发明人： 에츠콘,제임스
IPC分类号： G02C7/04 , H01L23/48 , H01L21/56 , H01L23/00
CPC分类号： G02C11/10 , A61B5/6821 , A61B2562/12 , B29D11/00048 , B29D11/00807 , G02C7/04 , G02C7/049 , H01L21/56 , H01L21/563 , H01L21/768 , H01L23/3107 , H01L23/3121 , H01L23/48 , H01L23/528 , H01L24/03 , H01L24/05 , H01L24/09 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/742 , H01L24/81 , H01L24/83 , H01L24/89 , H01L24/97 , H01L2224/02375 , H01L2224/0401 , H01L2224/05548 , H01L2224/05553 , H01L2224/05554 , H01L2224/08225 , H01L2224/11312 , H01L2224/13109 , H01L2224/16225 , H01L2224/16227 , H01L2224/291 , H01L2224/2919 , H01L2224/2929 , H01L2224/293 , H01L2224/32225 , H01L2224/73204 , H01L2224/8012 , H01L2224/8085 , H01L2224/81191 , H01L2224/81192 , H01L2224/81193 , H01L2224/81203 , H01L2224/81204 , H01L2224/81815 , H01L2224/81903 , H01L2224/83191 , H01L2224/83192 , H01L2224/83203 , H01L2224/83851 , H01L2224/83855 , H01L2224/9211 , H01L2224/92125 , H01L2924/00014 , H01L2924/10161 , H01L2924/10162 , H01L2924/10253 , H01L2924/12041 , H01L2924/14 , H01L2924/2064 , H01L2924/20641 , H01L2924/20642 , H01L2924/20643 , H01L2924/20644 , H01L2924/20645 , H01L2924/20646 , H01L2924/20647 , H01L2924/20648 , H01L2924/20649 , H01L2924/2065 , H01L2924/00 , H01L2224/83104 , H01L2224/05599 , H01L2924/013 , H01L2924/0105 , H01L2924/01083 , H01L2924/00013 , H01L2924/20105 , H01L2924/00012 , H01L2924/0665
摘要： 내부에박형실리콘칩이집적되어있는콘택트렌즈가, 콘택트렌즈내에실리콘칩을조립하는방법과함께제공된다. 한양태에서, 방법은복수의렌즈접촉패드를렌즈기판상에생성하고칩 상에복수의칩 접촉패드를생성하는단계를포함한다. 이방법은, 복수의렌즈접촉패드또는칩 접촉패드의각각에조립접합재를도포하는단계, 복수의렌즈접촉패드를복수의칩 접촉패드와정렬하는단계, 플립칩 접합을이용하여조립접합재를통해렌즈기판에칩을접합하는단계, 및렌즈기판으로콘택트렌즈를형성하는단계를포함한다.
摘要翻译：其中集成有薄硅芯片的隐形眼镜与在隐形眼镜中组装硅芯片的方法一起提供。在一个方面中，一种方法包括在透镜基底上创建多个透镜接触垫并且在芯片上创建多个芯片接触垫。该方法包括以下步骤：将组装接合施加到多个透镜接触垫或芯片接触垫中的每一个，将多个透镜接触垫与多个芯片接触垫对准，将芯片粘合到衬底上，并与透镜衬底一起形成隐形眼镜。

9. 发明公开

KR1020170029630A 파워 모듈용 기판의 제조 방법 有权
标题翻译：用于制造功率模块的基板的方法
公开(公告)号：KR1020170029630A
公开(公告)日：2017-03-15
申请号：KR1020177004802
申请日：2015-07-31
申请人： 미쓰비시 마테리알 가부시키가이샤
发明人： 오오히라키도모야 , 오이소타로
IPC分类号： H01L23/373 , H01L23/12 , C04B37/02
CPC分类号： H01L21/4871 , B23K1/0016 , B23K35/3006 , C04B37/02 , C04B37/026 , C04B2237/125 , C04B2237/366 , C04B2237/402 , C04B2237/407 , C04B2237/52 , C04B2237/60 , H01L23/12 , H01L23/34 , H01L23/36 , H01L23/3735 , H01L23/40 , H01L23/48 , H01L23/488 , H01L2924/0002 , H01L2924/00 , H01L23/3736 , H01L23/3731
摘要： 금속판과세라믹스기판의접합성을저해하지않고, 브레이징얼룩의발생을억제하고, 반도체칩의솔더링접합성을높이는것을목적으로하고, 금속소판의프레스가공에의해타발성형된금속판을세라믹스기판의일방의면에적층하여브레이징에의해접합하는파워모듈용기판의제조방법으로서, 상기금속판의버의높이를 0.021 ㎜이하, 파단면의두께를 0.068 ㎜이상으로하고, 상기버가발생되어있는측의표면을세라믹스기판의일방의면에겹쳐지도록상기금속판을상기세라믹스기판상에적층하여브레이징한다.
摘要翻译：本发明的目的是在不破坏金属板和陶瓷基板之间的接合性能的同时，抑制钎料填充金属污渍的发生，并且提高半导体芯片的焊点性能。一种电源模块用基板的制造方法，其特征在于，通过在陶瓷基板的一个表面上层叠钎焊而形成的基板，通过压制金属板而冲压的金属板，金属板的毛刺高度为设定为0.021mm以下，将断裂面的厚度设定为0.068mm以上，将金属板层叠并钎焊到陶瓷基板上，使其在形成有毛刺的一侧的表面位于陶瓷基板的一个表面的顶部。

10. 发明授权

KR101695499B1 하이브리드 축압기를 구비하는 압력 접속식 전력 반도체 모듈 有权
标题翻译：压力接触式功率半导体模块与混合式压力蓄能器
公开(公告)号：KR101695499B1
公开(公告)日：2017-01-11
申请号：KR1020100120367
申请日：2010-11-30
申请人： 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
发明人： 마르코레더러 , 라이너폽
IPC分类号： H01L23/48 , H01L23/04 , H01L25/07 , H01L23/373
CPC分类号： H01L23/48 , H01L23/04 , H01L23/3735 , H01L24/48 , H01L25/072 , H01L2224/32188 , H01L2224/48091 , H01L2224/48227 , H01L2224/48472 , H01L2924/00014 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/16195 , H01L2924/181 , H01L2924/00 , H01L2224/45099
摘要： 본출원은압력접속식실시예의전력반도체모듈에관한것으로서, 이전력반도체모듈은적어도하나의기판, 그상측에배치되는전력반도체부품, 하우징및 외부를향해도출되는부하접속부재를포함하고, 또압력부재를구비하는압력장치를포함하고, 상기기판은상기전력반도체모듈의내부에대면하는제1의주면상에부하포텐셜을가지는도체트랙를가진다. 제1의부하접속부재및 적어도하나의추가의부하접속부재는각 경우압력전달부분및 각경우상기압력전달부분으로부터연장하는적어도하나의접촉피트를구비하는금속성형체로서구현되고, 각압력전달부분은기판의표면에대해대략평행하게그리고기판으로부터이격된상태로배열되고, 상기접촉피트는압력전달부분으로부터기판까지연장하고, 또회로정합식으로기판과접촉을이루고있다. 상기압력부재로부터상기제1의압력전달부분까지의압력전달및/또는적어도하나의압력전달부분으로부터추가의인접하는압력전달부분까지의압력전달은상이한스프링상수를가지는적어도 2개의부분영역을가지는하이브리드형의탄성플라스틱성형체에의해이루어진다.
摘要翻译：模块（1）具有形成为具有压力传递部分（402,422,442）和接触基底（400,420,440）的金属模体的负载连接元件（40,42,44）。压力传递部分大致平行于衬底表面并且距离衬底表面一定距离。基底从压力传递部分通过到基底（5）。通过具有不同弹簧常数的部分区域（800a，802a）的混合弹性塑料模体（80a）将压力从压力元件（72）传递到压力传递部分。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式