专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020160108324A 접속체, 접속체의 제조 방법, 접속 방법, 이방성 도전 접착제 审中-实审
标题翻译：连接体，连接体生产方法，连接方法，各向异性导电胶
公开(公告)号：KR1020160108324A
公开(公告)日：2016-09-19
申请号：KR1020167017700
申请日：2015-01-13
申请人： 데쿠세리아루즈 가부시키가이샤
发明人： 시노하라세이이치로
IPC分类号： H01L23/00 , H05K3/32 , H01B1/22
CPC分类号： G02F1/13452 , H01B1/22 , H01L23/544 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/17 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/81 , H01L24/83 , H01L24/92 , H01L2223/54426 , H01L2223/54473 , H01L2223/54486 , H01L2224/13082 , H01L2224/13144 , H01L2224/13147 , H01L2224/13644 , H01L2224/14133 , H01L2224/14135 , H01L2224/16227 , H01L2224/27003 , H01L2224/27334 , H01L2224/2929 , H01L2224/29311 , H01L2224/29316 , H01L2224/29324 , H01L2224/29339 , H01L2224/29344 , H01L2224/29347 , H01L2224/29355 , H01L2224/29357 , H01L2224/2936 , H01L2224/29371 , H01L2224/29387 , H01L2224/29388 , H01L2224/2939 , H01L2224/29393 , H01L2224/294 , H01L2224/29486 , H01L2224/2949 , H01L2224/29499 , H01L2224/32225 , H01L2224/73204 , H01L2224/75252 , H01L2224/75301 , H01L2224/75981 , H01L2224/8113 , H01L2224/81132 , H01L2224/81191 , H01L2224/81488 , H01L2224/81903 , H01L2224/83101 , H01L2224/8313 , H01L2224/83132 , H01L2224/83192 , H01L2224/83203 , H01L2224/83851 , H01L2224/83855 , H01L2224/83862 , H01L2224/83874 , H01L2224/9211 , H01L2924/0635 , H01L2924/0665 , H01L2924/1426 , H01L2924/381 , H05K1/181 , H05K3/323 , H05K3/325 , H05K2201/0221 , H05K2201/0233 , H05K2201/10734 , H05K2203/166 , H01L2924/0549 , H01L2924/0543 , H01L2924/01049 , H01L2924/0544 , H01L2924/0105 , H01L2924/00014 , H01L2924/066 , H01L2924/01006 , H01L2924/069 , H01L2224/81 , H01L2224/83 , H01L2924/00012 , H01L2924/06 , H01L2924/0615
摘要： 회로기판의배선피치나전자부품의전극단자가파인피치화되어도, 전자부품과회로기판의도통성을확보함과함께, 전자부품의전극단자간에있어서의쇼트를방지한다. 회로기판(12) 상에이방성도전접착제(1)를개재하여전자부품(18)이접속된접속체(10)에있어서, 이방성도전접착제(1)는, 도전성입자(4)가규칙적으로배치되고, 도전성입자(4)의입자경이, 전자부품(18)의접속전극(19)의높이의 1/2 이하이다.
摘要翻译：确保电子部件与电路基板的布线中的间距减小的电路基板与电子部件的电极之间的导通，并防止电子部件的电极端子之间的短路。一种连接体，包括通过含有导电颗粒的各向异性导电粘合剂连接到电路基板的电子部件; 其中导电颗粒是规则排列的; 并且其中所述导电颗粒的粒径为所述电子部件的连接电极的高度的1/2或更小。

2. 发明公开

KR1020140116204A 플립 칩형 반도체 장치의 제조 방법 审中-实审
标题翻译：制造片状半导体器件的方法
公开(公告)号：KR1020140116204A
公开(公告)日：2014-10-01
申请号：KR1020147022731
申请日：2013-01-15
申请人： 닛토덴코 가부시키가이샤
发明人： 시가고지 , 아사이후미테루 , 다카모토나오히데
IPC分类号： H01L23/544 , H01L21/301 , H01L21/60
CPC分类号： H01L21/78 , H01L21/6836 , H01L23/544 , H01L23/562 , H01L23/564 , H01L24/13 , H01L24/16 , H01L24/81 , H01L2221/68336 , H01L2221/68377 , H01L2221/68381 , H01L2221/68386 , H01L2223/54413 , H01L2223/54473 , H01L2223/54486 , H01L2224/13111 , H01L2224/13144 , H01L2224/13147 , H01L2224/16225 , H01L2224/16245 , H01L2224/73204 , H01L2224/81193 , H01L2224/81815 , H01L2224/831 , H01L2924/12042 , H01L2924/15787 , H01L2924/15788 , H01L2924/3512 , H01L2924/01082 , H01L2924/01047 , H01L2924/01029 , H01L2924/0103 , H01L2924/01083 , H01L2924/00
摘要： 본 발명의 목적은, 각종 정보가 시인 가능한 상태로 부여된 플립 칩형 반도체 장치의 제조 방법으로서, 공정이 간략화된 제조 방법을 제공하는 것에 있다.
피착체상에 플립 칩 접속된 반도체 소자의 이면에 형성하기 위한 플립 칩형 반도체 이면용 필름을, 반도체 웨이퍼에 라미네이트하는 공정 A, 상기 반도체 웨이퍼를 다이싱하는 공정 B, 및 상기 플립 칩형 반도체 이면용 필름을 레이저 마킹하는 공정 C를 포함하고, 상기 공정 C의 플립 칩형 반도체 이면용 필름이 미경화인 것을 특징으로 하는 플립 칩형 반도체 장치의 제조 방법이다.

3. 发明公开

KR1020140080132A 관통전극을 갖는 반도체 소자 및 그 제조방법 审中-实审
标题翻译：具有通过VIAS的半导体器件及其制造方法
公开(公告)号：KR1020140080132A
公开(公告)日：2014-06-30
申请号：KR1020120149598
申请日：2012-12-20
申请人： 삼성전자주식회사
发明人： 강필규 , 김태영 , 박병률 , 박점용 , 박진호 , 이규하 , 정덕영 , 최길현
IPC分类号： H01L23/48
CPC分类号： H01L25/0657 , G11C8/00 , G11C16/08 , H01L21/6835 , H01L21/7684 , H01L21/76877 , H01L21/76898 , H01L23/3192 , H01L23/481 , H01L23/544 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/14 , H01L2221/68327 , H01L2221/6834 , H01L2223/54426 , H01L2223/54473 , H01L2224/02372 , H01L2224/03002 , H01L2224/03614 , H01L2224/03912 , H01L2224/0401 , H01L2224/05009 , H01L2224/05548 , H01L2224/05567 , H01L2224/05568 , H01L2224/0557 , H01L2224/05624 , H01L2224/05647 , H01L2224/06181 , H01L2224/11002 , H01L2224/11462 , H01L2224/1147 , H01L2224/1191 , H01L2224/13 , H01L2224/13024 , H01L2224/13082 , H01L2224/131 , H01L2224/13139 , H01L2224/13144 , H01L2224/13169 , H01L2224/14051 , H01L2224/14181 , H01L2224/16145 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06548 , H01L2225/06565 , H01L2225/06593 , H01L2924/0002 , H01L2924/15311 , H01L2924/00 , H01L2924/00014 , H01L2924/014
摘要： The present invention relates to a semiconductor device having a through electrode and a method for fabricating the same. The present invention includes a substrate which includes an upper surface and a lower surface opposite to the upper surface, a through electrode which penetrates the substrate and protrudes from the lower surface of the substrate, an lower insulating layer which covers the lower surface of the substrate, and an alignment key which is defined by denting a part of the lower insulating layer. The edge of the alignment key can be rounded.
摘要翻译：本发明涉及具有贯通电极的半导体器件及其制造方法。本发明包括一个衬底，它包括一个上表面和一个与上表面相对的下表面，一个穿透衬底并从衬底的下表面突出的通孔，一个覆盖衬底下表面的下绝缘层以及通过凹陷下绝缘层的一部分来限定的对准键。对齐键的边可以四舍五入。

4. 发明授权

KR101391639B1 집적회로 패키지 有权
标题翻译：具有安全特性的集成电路封装及其制造方法
公开(公告)号：KR101391639B1
公开(公告)日：2014-05-07
申请号：KR1020117030207
申请日：2010-04-01
申请人： 인텔 코포레이션
发明人： 바테드루브피 , 보로노브세르게이엘
IPC分类号： H01L23/544
CPC分类号： B23K26/36 , B23K26/0084 , B23K2201/34 , B23K2201/36 , B23K2203/18 , H01L23/544 , H01L2223/54406 , H01L2223/54433 , H01L2223/54473 , H01L2223/54486 , H01L2924/0002 , H01L2924/00
摘要： 집적회로패키지는패키지기판(210, 410), 패키지기판에인접한전기절연재(220, 420), 및전기절연재상의마크(230, 420)를포함한다. 이마크는, 마크와전기절연재가동축조명에노출될때 마크와전기절연재사이의시각적대비가최대화되도록되어있다. 일실시형태에있어서, 패키지기판위의전기절연재는제 1 표면거칠기를가지며, 솔더레지스트물질상의마크는제 1 표면거칠기의대략 20배이하의제 2 표면거칠기를갖는다.

5. 发明公开

KR1020140023707A 얼라인 키 구조물을 포함한 반도체 메모리 장치 无效
标题翻译：具有对准关键结构的半导体存储器件
公开(公告)号：KR1020140023707A
公开(公告)日：2014-02-27
申请号：KR1020120090006
申请日：2012-08-17
申请人： 에스케이하이닉스 주식회사
发明人： 이창현
IPC分类号： H01L23/538
CPC分类号： H01L23/49827 , H01L21/768 , H01L23/481 , H01L23/544 , H01L25/0657 , H01L2223/5442 , H01L2223/54426 , H01L2223/54473 , H01L2225/06541 , H01L2924/0002 , H01L2924/00
摘要： A semiconductor memory device having an alignment key structure is disclosed. According to an embodiment of the present invention, the semiconductor memory device includes a first chip and a second chip which is physically and electrically connected to the first chip. The first chip is connected to the second chip by a TSV formed on a first area. The first chip is electrically connected to the second chip by an alignment key formed on a second area. [Reference numerals] (AA) Start
摘要翻译：公开了一种具有对准键结构的半导体存储器件。根据本发明的实施例，半导体存储器件包括物理地和电连接到第一芯片的第一芯片和第二芯片。第一芯片通过形成在第一区域上的TSV连接到第二芯片。第一芯片通过形成在第二区域上的对准键电连接到第二芯片。（标号）（AA）开始

6. 发明公开

KR1020130123722A 반도체 칩 및 이를 갖는 적층 반도체 패키지 无效
标题翻译：半导体芯片和堆叠的半导体封装
公开(公告)号：KR1020130123722A
公开(公告)日：2013-11-13
申请号：KR1020120047062
申请日：2012-05-03
申请人： 에스케이하이닉스 주식회사
发明人： 이진희
IPC分类号： H01L23/12 , H01L23/48
CPC分类号： H01L24/81 , H01L23/544 , H01L25/0657 , H01L25/50 , H01L2223/54426 , H01L2223/54473 , H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/73204 , H01L2224/81141 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06555 , H01L2225/06565 , H01L2225/06593 , H01L2924/15311 , H01L2924/00012 , H01L2924/00
摘要： A semiconductor chip and a stacked semiconductor package having the same are disclosed. The semiconductor chip includes a substrate having one surface and the other face facing the one surface; at least two align bumps formed on one surface of the substrate and having different diameters; at least align grooves formed on the other surface of the substrate and having different diameters.
摘要翻译：公开了一种半导体芯片和具有该半导体芯片的叠层半导体封装。半导体芯片包括具有一个表面并且另一个面朝向该表面的基板; 形成在基板的一个表面上并且具有不同直径的至少两个对准凸块; 至少对准形成在基板的另一表面上并具有不同直径的凹槽。

7. 发明授权

KR101294647B1 반도체용 접착 조성물, 그것을 사용한 반도체 장치 및반도체 장치의 제조 방법 有权
标题翻译：用于半导体的粘合组合物，其半导体器件及其制造方法和用于生产半导体器件的方法
公开(公告)号：KR101294647B1
公开(公告)日：2013-08-09
申请号：KR1020077028554
申请日：2006-06-05
申请人： 도레이 카부시키가이샤
发明人： 후지마루코이치 , 노나카토시히사
IPC分类号： C09J179/08 , C09J163/00 , C09J7/02
CPC分类号： C09J179/08 , C08L63/00 , C08L79/08 , C08L2666/20 , C08L2666/22 , C09J163/00 , H01L21/563 , H01L23/544 , H01L24/29 , H01L24/81 , H01L24/83 , H01L2223/5442 , H01L2223/54426 , H01L2223/54453 , H01L2223/54473 , H01L2223/5448 , H01L2224/2919 , H01L2224/2929 , H01L2224/29298 , H01L2224/293 , H01L2224/73203 , H01L2224/81121 , H01L2224/81801 , H01L2224/8385 , H01L2924/00011 , H01L2924/00013 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01009 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/01023 , H01L2924/01024 , H01L2924/01027 , H01L2924/01033 , H01L2924/01046 , H01L2924/0105 , H01L2924/01077 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0665 , H01L2924/07802 , H01L2924/09701 , H01L2924/12044 , H01L2924/14 , H01L2924/15787 , H01L2924/15788 , H01L2924/19042 , Y10T428/287 , Y10T428/31515 , H01L2924/07025 , H01L2924/00 , H01L2924/3512 , H01L2924/00014 , H01L2224/29099 , H01L2224/29199 , H01L2224/29299
摘要： [과제] 굴곡시켜도 깨짐, 박리의 발생 없이 취급할 수 있고, 라미네이트시에 범프 전극이 협피치, 고핀수의 범프 전극이 형성된 반도체 웨이퍼의 전극측에 라미네이트할 수 있으며, 다이싱시에 절삭분의 오염이나 결손 없이 고속 절단 가능하고, 다이싱시 및 플립 칩 실장시의 얼라인먼트 마크의 인식이 용이한 반도체 접착 조성물을 제공한다.
[해결 수단] (a) 유기 용제 가용성 폴리이미드와 (b) 에폭시 화합물과, (c) 경화 촉진제를 함유하고, (b) 에폭시 화합물 100중량부에 대하여 (a) 유기 용제 가용성 폴리이미드를 15~90중량부, (c) 경화 촉진제를 0.1~10중량부 함유하며, (b) 에폭시 화합물이 25℃, 1.013×10
5 N/㎡에 있어서 액상인 화합물과 25℃, 1.013×10
5 N/㎡에 있어서 고형인 화합물을 함유하고, 전체 에폭시 화합물 중의 액상인 화합물의 비율이 20중량%이상 60중량%이하인 반도체용 접착 조성물이다.
반도체용 접착 조성물, 반도체 장치

8. 发明授权

KR101210732B1 마킹방법 및 보호막 형성 겸 다이싱용 시트 有权
公开(公告)号：KR101210732B1
公开(公告)日：2012-12-11
申请号：KR1020120005576
申请日：2012-01-18
申请人： 린텍 가부시키가이샤
发明人： 사이키나오야 , 시노다도모노리 , 하마사키아키에
IPC分类号： C09J7/02 , H01L21/00 , H01L21/58 , B23K26/00
CPC分类号： H01L23/544 , H01L21/67092 , H01L21/67132 , H01L21/67282 , H01L21/6836 , H01L21/78 , H01L24/27 , H01L24/29 , H01L24/83 , H01L2221/68327 , H01L2223/54473 , H01L2223/54486 , H01L2224/83191 , H01L2224/94 , H01L2924/01029 , H01L2924/181 , H01L2924/3512 , H01L2924/00 , H01L2224/27
摘要： 워크에형성된보호막에마킹을행하는프로세스에있어서, 워크의휘어짐을억제함으로써보호막에정밀도좋게마킹을행하는마킹방법, 및그러한방법에적합하게사용되는보호막형성겸 다이싱용시트를제공한다. 링프레임에팽팽하게설치된지지필름, 상기지지필름상에박리가능하게적층된보호막, 상기보호막에고착된워크로되는적층상태에있어서, 상기지지필름측으로부터레이저광조사에의해상기보호막에마킹하는마킹방법에관한것이다.

9. 发明授权

KR101176814B1 반도체 ＩＣ 내장 기판 및 그 제조 방법 有权
标题翻译：半导体IC嵌入式基板及其制造方法
公开(公告)号：KR101176814B1
公开(公告)日：2012-08-24
申请号：KR1020060094814
申请日：2006-09-28
申请人： 티디케이가부시기가이샤
发明人： 가와바타겐이치 , 모리타다카아키
IPC分类号： H01L23/12
CPC分类号： H01L23/5389 , H01L21/568 , H01L21/6835 , H01L23/5383 , H01L23/5384 , H01L23/544 , H01L24/24 , H01L24/25 , H01L24/82 , H01L2221/68368 , H01L2223/54473 , H01L2224/0401 , H01L2224/04105 , H01L2224/1134 , H01L2224/131 , H01L2224/13111 , H01L2224/13139 , H01L2224/13144 , H01L2224/13147 , H01L2224/13155 , H01L2224/13171 , H01L2224/24225 , H01L2224/24227 , H01L2224/32225 , H01L2224/73267 , H01L2224/82039 , H01L2224/82047 , H01L2224/83132 , H01L2224/83136 , H01L2224/92244 , H01L2924/00013 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/12042 , H01L2924/14 , H01L2924/19041 , H05K1/185 , H05K3/4652 , H05K2201/09518 , H05K2201/09563 , H05K2201/096 , H05K2201/09781 , H05K2201/09918 , H05K2201/10674 , H05K2203/016 , H05K2203/1469 , H05K2203/166 , H01L2924/00014 , H01L2224/13099 , H01L2924/00
摘要： (과제) 전극 피치가 매우 좁은 반도체 IC 를 매립하는데 적합한 반도체 IC 내장 기판을 제공한다.
(해결 수단) 주면 (120a) 에 스터드 범프 (121) 가 설치된 반도체 IC (120) 와, 반도체 IC (120) 의 주면 (120a) 을 덮는 제 1 수지층 (111) 과, 반도체 IC (120) 의 이면 (120b) 을 덮는 제 2 수지층 (112) 을 구비한다. 반도체 IC (120) 의 스터드 범프 (121) 는, 제 1 수지층 (111) 의 표면으로부터 돌출되어 있다. 스터드 범프 (121) 를 제 1 수지층 (111) 의 표면으로부터 돌출시키는 방법으로는, 웨트 블라스트법 등을 이용하여 제 1 수지층 (111) 의 두께를 전체적으로 감소시키면 된다. 이로써, 반도체 IC (120) 의 전극 피치가 좁은 경우여도, 정확하게 스터드 범프 (121) 의 두출을 실시할 수 있다.
반도체 IC 내장기판, 반도체 IC 내장기판의 제조 방법, 전극 피치

10. 发明公开

KR1020120070096A 반도체 칩 패키징 공정에서 사용되는 마킹장치 无效
标题翻译：在半导体芯片包装工艺中使用的标记装置
公开(公告)号：KR1020120070096A
公开(公告)日：2012-06-29
申请号：KR1020100131512
申请日：2010-12-21
申请人： 주식회사 루셈
发明人： 임형준
IPC分类号： H01L23/544
CPC分类号： H01L23/544 , H01L21/67721 , H01L2223/54473
摘要： PURPOSE: A marking apparatus used in a semiconductor chip packaging process is provided to reduce processing time according to the upward and downward movement of a rail since scratches are not generated on a tape when being transferred. CONSTITUTION: A rail(110) provides a transfer route along a longitudinal direction of a tape while having a tape put on thereof. A plurality of rollers(120) is arranged to have a certain interval along the longitudinal direction of a rail. The plurality of rollers supports the tape put on the rail at the bottom. A carrying unit sequentially carries the tape, whose bottom part is supported with the roller on the rail, for marking.
摘要翻译：目的：提供一种用于半导体芯片封装处理的标记装置，以便在传送时由于在磁带上不产生划痕而根据轨道的向上和向下运动来减少处理时间。构成：轨道（110）沿带的长度方向提供传送路线，同时放置带子。多个辊子（120）被布置成沿着轨道的纵向方向具有一定间隔。多个辊支撑在底部放置在轨道上的胶带。承载单元顺序地携带带子，其底部用滚轮支撑在轨道上用于标记。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式