专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020170123722A 메모리 전력 감소를 위한 방법들 및 장치들 有权
标题翻译：减少存储器功率的方法和设备
公开(公告)号：KR1020170123722A
公开(公告)日：2017-11-08
申请号：KR1020177031248
申请日：2016-03-28
申请人： 퀄컴 인코포레이티드
发明人： 타하,알리 , 춘,덱스터타미오
IPC分类号： G06F1/32 , G11C11/406 , G11C14/00
CPC分类号： G06F1/3275 , G06F1/3287 , G06F2212/1028 , G06F2212/205 , G11C11/406 , G11C14/0009 , G11C14/0054 , Y02D10/13 , Y02D10/14
摘要： 메모리전력감소를위한방법들및 장치들이제공된다. 장치는, DRAM의데이터를리프레시하는것 및프로세서에의한 DRAM에저장된데이터의사용과연관되는 DRAM에의한전력소비에기반하여, 프로세서에의한 NVRAM에저장된데이터의사용과연관되는 NVRAM에의한전력소비에기반하여, 그리고데이터와연관하여제1 전력상태및 제2 전력상태에서인출된전류와연관된듀티사이클에기반하여, 프로세서의유휴상태동안데이터를 DRAM에저장할지또는 NVRAM에저장할지를결정한다. NVRAM은플래시메모리가아닌, 일타입의비-휘발성랜덤-액세스메모리이다. 프로세서는, 데이터를 DRAM에저장할지또는 NVRAM에저장할지의결정에기반하여, 데이터를 DRAM 또는 NVRAM 중하나에저장한다.
摘要翻译：提供了用于减少存储器功率的方法和设备。装置中，通过DRAM与存储在haneungeot的DRAM数据的使用相关联的功耗的基础上刷新DRAM和一个处理器，一个功率消耗到与存储在所述处理器的NVRAM中的数据的使用相关联的NVRAM中的数据另一方面，并且基于与结合数据的第一电力状态和第二电力状态相关联的占空比，处理器确定在处理器的空闲状态期间是否将数据存储在DRAM或NVRAM中。 NVRAM是一种非易失性随机存取存储器，不是闪存。基于确定是否将数据存储在DRAM或NVRAM中，处理器将数据存储在DRAM或NVRAM中。

2. 发明公开

KR1020150102696A 반도체 장치 및 그 구동 방법, 및 전자 기기 审中-实审
标题翻译：半导体器件，其驱动方法和电子器件
公开(公告)号：KR1020150102696A
公开(公告)日：2015-09-07
申请号：KR1020150025655
申请日：2015-02-24
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 고즈마무네히로 , 이케다다카유키 , 구로카와요시유키 , 아오키다케시 , 나카가와다카시
IPC分类号： G11C11/413 , G11C11/412 , G11C11/417 , G11C14/00 , G11C5/14 , H01L27/11 , H01L27/115 , H01L29/786
CPC分类号： H03K17/6871 , G11C5/141 , G11C5/148 , G11C11/417 , G11C14/0054 , H01L27/1108 , H01L27/1156 , H01L27/1225 , H01L29/78648 , H01L29/7869 , H01L29/78696 , H03K3/356008 , G11C11/412 , H01L2924/1437
摘要： 전원 전위의 공급의 정지와 재개에 수반되는 동작 지연을 억제하는 반도체 장치를 제공한다. 전원 전위의 공급이 계속되는 기간에 유지되는 데이터를, 전원 전위의 공급을 정지한 기간에 있어서, 용량 소자가 접속된 노드에, 데이터에 대응하는 전위를 저장시킨다. 그리고, 해당 노드를 게이트로 하는 트랜지스터의 채널 저항이 변화하는 것을 이용하여, 전원 전위의 공급의 재개에 따라, 데이터의 복원을 행한다. 또한, 데이터를 저장시키기 전에, 미리 해당 노드에 고전위를 기입함으로써, 데이터의 저장을 고속이면서 또한 정확하게 행할 수 있다.
摘要翻译：公开了一种用于抑制运行滞后的半导体器件，伴随停止和恢复供电的电位。维持的数据在连续提供电源电压的时段内被存储。在连接电容器的节点中停止供给电力电位的期间，存储对应于数据的电位。并且，根据恢复供电电源，使用相关节点作为门，使用晶体管中的沟道电阻的改变来执行数据恢复。此外，通过在存储数据之前预先在相关节点中记录高电位，可以快速且准确地执行数据存储。

3. 发明授权

KR101363656B1 반도체 집적 회로 및 프로세서 失效
标题翻译：半导体集成电路和处理器
公开(公告)号：KR101363656B1
公开(公告)日：2014-02-14
申请号：KR1020120049092
申请日：2012-05-09
申请人： 가부시끼가이샤 도시바
发明人： 후지따시노부 , 아베게이꼬
IPC分类号： G11C11/41
CPC分类号： G11C14/0054 , G11C11/16 , G11C14/0081
摘要： 일 실시 형태에서, 제1 인버터, 제2 인버터, 일단이 제1 비트선에 접속되고 타단이 제1 인버터의 제1 입력 단자에 접속된 제1 트랜지스터, 제2 트랜지스터들을 포함하고, 일단이 제1 인버터의 제1 출력 단자에 접속되고 타단이 제2 비트선에 접속되는 제1 소자 그룹, 제3 트랜지스터들 및 자기 저항이 변화하는 자기 저항 소자를 포함하고, 일단이 제1 인버터 및 제2 인버터에 접속되고, 동작에 따라 소정의 전위가 인가되는 제1 단자에 타단이 접속된 제2 소자 그룹을 포함하는 반도체 집적 회로가 제공된다.

4. 发明公开

KR1020120092063A 기억 회로 审中-实审
标题翻译：存储器电路
公开(公告)号：KR1020120092063A
公开(公告)日：2012-08-20
申请号：KR1020120013363
申请日：2012-02-09
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 후지따마사시
IPC分类号： G11C7/00 , G11C11/34
CPC分类号： G11C11/40 , G11C5/005 , G11C5/06 , G11C7/00 , G11C7/20 , G11C11/34 , G11C14/00 , G11C14/0009 , G11C14/0054 , H01L29/7869 , H01L29/788 , H01L29/792
摘要： PURPOSE: A memory circuit is provided to suppress the deterioration of a transistor by maintaining a data signal in a capacitive element. CONSTITUTION: When power is not supplied to a memory circuit, a data signal memorized in a nonvolatile memory unit(105) is maintained In a nonvolatile memory unit(106). The data signal of the capacitive element is maintained for a long time by using a transistor with a very small off current in the nonvolatile memory unit. The nonvolatile memory unit maintains a logic state when the power is not supplied to the nonvolatile memory unit.
摘要翻译：目的：提供一种存储电路，通过将数据信号保持在电容元件中来抑制晶体管的劣化。构成：当不向存储器电路供电时，保存在非易失性存储单元（105）中的数据信号保持在非易失性存储单元（106）中。通过使用在非易失性存储器单元中具有非常小的截止电流的晶体管，电容元件的数据信号被保持很长时间。当不向非易失性存储器单元供电时，非易失性存储器单元保持逻辑状态。

5. 发明公开

KR1020120091450A 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치 有权
公开(公告)号：KR1020120091450A
公开(公告)日：2012-08-17
申请号：KR1020127017932
申请日：2010-11-16
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 가토기요시 , 고야마준
IPC分类号： H01L27/105 , H01L27/06 , G11C14/00 , G11C11/24 , H01L29/786 , H01L27/12 , H01L29/04 , H03K19/173 , H03K3/037
CPC分类号： H03K3/037 , G11C11/24 , G11C14/0054 , H01L27/0688 , H01L27/105 , H01L27/1207 , H01L27/1225 , H01L27/1255 , H01L29/045 , H01L29/7869 , H03K19/173
摘要： 신규한 불휘발성 래치 회로 및 상기 불휘발성 래치 회로를 사용한 반도체 장치를 제공하기 위해, 불휘발성 래치 회로는 제 1 소자의 출력이 제 2 소자의 입력에 전기적으로 접속되고, 상기 제 2 소자의 출력이 상기 제 1 소자의 입력에 전기적으로 접속되는 루프 구조를 갖는 래치부; 및 상기 래치부의 데이터를 보유하도록 구성된 데이터 보유부를 포함한다. 상기 데이터 보유부에서, 채널 형성 영역을 형성하기 위한 반도체 재료로서 산화물 반도체를 사용한 트랜지스터가 스위칭 소자로서 사용된다. 또한, 상기 트랜지스터의 소스 전극 또는 드레인 전극에 전기적으로 접속된 용량 소자가 포함된다.

6. 发明授权

KR101874144B1 반도체 기억 장치 有权
公开(公告)号：KR101874144B1
公开(公告)日：2018-07-03
申请号：KR1020137029205
申请日：2012-04-25
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 엔도마사미
IPC分类号： H03K3/356 , G11C14/00 , H03K3/037 , H03K19/185
CPC分类号： G11C14/0054 , G06F12/0895 , G06F2212/1028 , H01L21/84 , H01L27/1203 , Y02D10/13 , Y02P70/605
摘要： 반도체기억장치는반도체층에산화물반도체를포함하는트랜지스터를포함하는기억회로; 기억회로에유지된데이터를판독하기위한전하를축적하기위한용량소자; 용량소자에의전하의축적을제어하기위한전하축적회로; 데이터의판독을제어하기위한데이터검출회로; 전하축적회로에의해행해지는용량소자에의전하의축적을제어하기위한제1 신호로서, 전원전압이공급된직후의기간에전원전압의제2 신호와전원전압의제2 신호를지연시킨제3 신호에의해생성되는제1 신호를생성하기위한타이밍제어회로; 및용량소자의한쪽의전극의전위를반전하여얻어진전위를출력하기위한인버터회로를포함한다.

7. 发明授权

KR101710862B1 인쇄된 전자장치를 위한 인쇄-적합 디자인 및 레이아웃 有权
公开(公告)号：KR101710862B1
公开(公告)日：2017-02-28
申请号：KR1020127002943
申请日：2010-08-05
申请人： 씬 필름 일렉트로닉스 에이에스에이
发明人： 왕,치강 , 서브라마니안,비벡 , 클리버랜드,리
IPC分类号： H05K1/02 , H05K1/16 , H05K3/00 , H05K3/12 , H01L23/532 , H01L51/00
CPC分类号： H05K3/0085 , G11C14/0054 , G11C17/14 , G11C17/18 , H01L23/5328 , H01L51/0022 , H01L2924/0002 , H01L2924/09701 , H05K1/0296 , H05K1/16 , H05K3/125 , H05K2201/09245 , Y10T29/49155 , H01L2924/00
摘要： 본발명의실시예는전자잉크의인쇄와호환가능한회로레이아웃, 전자잉크를인쇄하여형성되거나또는인쇄와종래의블랭킷증착및 포토리소그라피의조합에의해형성되는인쇄회로, 및인쇄-적합모양을갖는구조물들상에전자잉크를인쇄하여회로를형성하는방법에관한것이다. 레이아웃은 (1) 인쇄-적합모양및 (2) 레이아웃의다른모든형상의배향과수직하거나평행한배향을갖는형상을포함한다.

8. 发明公开

KR1020160085395A 최악의 경우를 샘플링하는 SRAM 성능 마진 평가 장치 및 방법 有权
标题翻译：使用最差情况采样来估计SRAM性能的装置和方法
公开(公告)号：KR1020160085395A
公开(公告)日：2016-07-18
申请号：KR1020150002073
申请日：2015-01-07
申请人： 서울시립대학교 산학협력단
发明人： 신창환 , 이교섭
IPC分类号： G11C29/50 , G11C29/34 , G11C29/36 , G11C11/412 , G11C14/00
CPC分类号： G11C29/50 , G11C11/412 , G11C14/0054 , G11C29/34 , G11C29/36
摘要： 본발명은최악의경우를샘플링하는 SRAM 성능마진평가장치및 방법에관한것으로, SRAM 셀의풀다운트랜지스터, 풀업트랜지스터및 패스게이트트랜지스터중 적어도하나의 I, I, I, I, I, V, 및 V값을포함하는몬테카를로시뮬레이션을위한샘플을생성하는샘플생성부, 상기생성된 I, I, I, I, 및 I값을가우시안분포로멱변환하는멱변환부, 상기 V, V값및 멱변환된 I, I, I, I, I값에근거하여상기샘플에대한워드라인기입트립전압, 워드라인독출보유전압, 독출정적잡음마진및 쓰기가능전류중 적어도하나를산출하는척도산출부, 상기산출된워드라인기입트립전압, 워드라인독출보유전압, 독출정적잡음마진및 쓰기가능전류중 적어도하나에근거하여상기샘플의읽기및 쓰기마진중 적어도하나를분석하는마진평가부를포함하여구성되며, 몬테카를로시뮬레이션을사용하여확률변수의 SRAM 성능에대한영향을평가하는데 있어서최악의경우를샘플링함으로써시뮬레이션의계산복잡도를크게절감하고공정상의확률변수가실제 SRAM의성능에미치는영향을신속하고정확하게평가할수 있다.
摘要翻译：本发明涉及用于对最坏情况进行采样的SRAM性能裕量评估装置及其方法。该设备包括：输入单元，被配置为接收I_DLIN，I_DSAT，I_HIGH，I_LOW，I_OFF，V_TLIN和V_TSAT值; 功率变换单元，被配置为生成元素样本; 一个采样产生单元，用于产生一个SRAM位单元样本; 测量计算单元，被配置为计算所述SRAM位单元样本的WWTV和WRRV中的至少一个; 以及边缘评估单元，被配置为计算RSNM和I_W中的至少一个。因此，该器件大大降低了仿真的计算复杂度。

9. 发明公开

KR1020150110343A 반도체 장치, 전자 부품, 및 전자 기기 审中-实审
标题翻译：半导体器件，电子元件和电子器件
公开(公告)号：KR1020150110343A
公开(公告)日：2015-10-02
申请号：KR1020150035823
申请日：2015-03-16
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 이시즈다카히코 , 가토기요시 , 오누키다츠야 , 우에스기와타루
IPC分类号： G11C11/419 , G11C11/416 , G11C11/413 , G11C5/14
CPC分类号： G11C5/147 , G06F3/0619 , G06F3/065 , G06F3/0685 , G11C11/419 , G11C14/0054
摘要： 본발명은저소비전력화를실현하는파워게이팅을수행할수 있는신규구성을갖는반도체장치를제공한다. 기억된데이터를비휘발화할수 있는 SRAM을바탕으로한 메모리셀과, 메모리셀의주변회로에서, 파워게이팅을수행하는상태를다르게할 수있는구성으로한다. 매우짧은제 1 기간에서는메모리셀의파워게이팅을수행하고, 제 1 기간보다긴 제 2 기간에서는메모리셀 및주변회로의파워게이팅을수행한다. 또한, 제 2 기간보다긴 제 3 기간에서는메모리셀 및주변회로에공급하는전원전압을생성하는회로의파워게이팅을수행한다.
摘要翻译：本发明提供一种具有能够实现低功耗的电源门控的新颖结构的半导体器件。本发明被配置为能够基于能够使存储的数据非易失性的SRAM以及存储单元的外围电路来改变在存储器单元中执行功率门控的状态。在非常短的第一周期中，执行存储单元的电源门控，而在相对长于第一周期的第二周期中，执行存储单元和外围电路的电源门控。此外，在长于第二周期的第三周期中，执行向存储单元和外围电路提供电源电压的电路的电源门控。

10. 发明公开

KR1020150044398A 연산 처리 장치의 구동 방법 审中-实审
标题翻译：驱动算术处理单元的方法
公开(公告)号：KR1020150044398A
公开(公告)日：2015-04-24
申请号：KR1020140138907
申请日：2014-10-15
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 이시즈다카히코
IPC分类号： G06F1/32
CPC分类号： G11C5/14 , G06F1/3243 , G11C13/0069 , G11C14/0054 , H01L27/0629 , H01L27/2463 , Y02D10/152
摘要： 본발명은연산처리장치등의소비전력을저감시킴과함께회로에부담을주지않는동작방법을제공한다. 인버터를갖는메모리셀에있어서, 용량소자를제공한다. 메모리셀에대한액세스가없는경우에는메모리셀에기억된데이터를용량소자에카피한후에인버터의전원을차단하고, 메모리셀에대한액세스가필요한경우에는용량소자로부터인버터에데이터를복귀시킨다. 이와같이함으로써, 메모리셀에대하여액세스가없는경우의소비전력을저감한다. 또한이와같은메모리셀을복수로갖는기억장치에있어서, 제 1 메모리셀의백업과제 2 메모리셀의백업은상이한타이밍에수행된다. 리커버리도제 1 메모리셀과제 2 메모리셀에서상이한타이밍에수행된다. 이결과, 백업이나리커버리에필요한전력을분산할수 있다. 기타실시형태도기재되어있고, 청구된다.
摘要翻译：本发明提供一种降低运算处理单元的能量消耗而不会使电路负担的驱动方法。为具有逆变器的存储单元提供电容元件。如果存储单元无法访问，则将存储单元中的数据复制到电容元件后，逆变器将被关闭，如果需要访问存储单元，则从电容元件返回到反相器。这样，在不能访问存储单元的情况下，能量消耗被减少。此外，在包含这种多个存储器单元的存储器单元中，以不同的定时执行第一存储器单元和第二存储器单元的备份。恢复也在第一和第二存储单元中的不同定时进行。因此，备份或恢复所需的电源可以分散。还提供并要求其它形式的实施例。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式