专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020140141617A 전도성 박막, 전도성 박막 형성용 도포액, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법 有权
标题翻译：电磁薄膜，用于形成电磁薄膜的涂覆液体，场效应晶体管和用于产生场效应晶体管的方法
公开(公告)号：KR1020140141617A
公开(公告)日：2014-12-10
申请号：KR1020147027310
申请日：2013-03-14
申请人： 가부시키가이샤 리코
发明人： 마츠모토신지 , 우에다나오유키 , 나카무라유키 , 아베유키코 , 다카다미키코 , 소네유지 , 사오토메료이치
IPC分类号： H01L29/786 , H01L21/28 , H01L21/288 , H01L21/3205 , H01L21/336 , H01L21/768 , H01L23/532 , H01L29/417 , G02F1/1368
CPC分类号： H01L29/7869 , H01L21/445 , H01L23/5328 , H01L27/1292 , H01L29/45 , H01L29/458 , H01L2924/0002 , H01L2924/00 , H01L29/78606 , H01L29/78618
摘要： 본 발명은, 인듐 및 주석을 함유하는 금속 산화물; 및 금을 함유하는 전도성 박막을 제공한다.
摘要翻译：提供导电薄膜，其包含：含有铟和锡的金属氧化物; 和黄金。

2. 发明授权

KR100791196B1 접촉 또는 비접촉 아이씨 카드 및 이의 제조방법 有权
标题翻译：联系或联系IC卡及其制造方法
公开(公告)号：KR100791196B1
公开(公告)日：2008-01-03
申请号：KR1020070035586
申请日：2007-04-11
申请人： 주식회사 하이스마텍
发明人： 남기성
IPC分类号： G06K19/077 , B42D25/40 , B42D25/465
CPC分类号： G06K19/07722 , B42D25/455 , H01L23/5328
摘要： A contact or contactless IC card, and a manufacturing method thereof are provided to maximize a manufacture efficiency of the contact or contactless IC card by dispensing an anisotropic adhesive on a COB(Chip On Board). A lower layer(100), a loop antenna insertion layer(200) including a loop antenna pattern or coil(250), and an upper layer(300) are layered in order. An in-layer patterns the upper layer or the loop antenna insertion layer to enable a COB(510) to be mounted/connected to the loop antenna pattern or coil, and connects a COB contact point and the loop antenna pattern or coil by dispensing an anisotropic adhesive(1000) on a COB terminal. The anisotropic adhesive dispensed on the COB terminal is cured at 100-120°C for 2-5 minutes and is mounted on the COB.
摘要翻译：提供接触式或非接触IC卡及其制造方法，以通过在COB（板上芯片）上分配各向异性粘合剂来最大化接触或非接触式IC卡的制造效率。下层（100），包括环形天线图案或线圈（250）的环形天线插入层（200）和上层（300）。层内图案化上层或环形天线插入层，以使得COB（510）能够安装/连接到环形天线图案或线圈，并且通过分配一个COB接触点和环形天线图案或线圈来连接各向异性粘合剂（1000）在COB端子上。分配在COB端子上的各向异性粘合剂在100-120℃下固化2-5分钟，并安装在COB上。

3. 发明授权

KR100492161B1 기능성 엘리먼트를 가지거나 가지지 않은 전극수단, 및 기능성 엘리먼트를 가진 전극수단으로 구성된 전극장치 失效
标题翻译：具有或不具有功能元件的电极装置和具有功能元件的电极形成的电极装置
公开(公告)号：KR100492161B1
公开(公告)日：2005-06-02
申请号：KR1020007000669
申请日：1998-07-13
申请人： 딘 필름 올드코 에이에스
发明人： 인가내스,올레,베르너 , 페데,다닐로 , 그란스트룀,마그누스 , 레이스타드,게이르,이.
IPC分类号： H01L27/15
CPC分类号： H01L27/3288 , G02F1/155 , H01L21/76838 , H01L23/5328 , H01L27/10 , H01L2924/0002 , H01L2924/12044 , H01L2924/3011 , H01L2924/00
摘要： 기능성 엘리먼트(7)를 어드레싱하기 위한 전극수단에 있어서, 제 1 및 제 2 전극 사이에 전극(1, 2)이 서로 직접적인 물리 또는 전기적 접촉없이 겹쳐져서 브리지 구조물을 형성하도록 절연 재료층(4)이 제공된다. 양 전극(1, 2) 상부에 도체 또는 반도체 재료로 구성된 접촉층(10)이 제공되고 두 전극(1, 2)을 전기적으로 접촉시킨다. 검출, 정보 저장 및/또는 정보 표시 기능을 가진 전극수단에서, 기능성 엘리먼트로의 패시브 전기 어드레싱을 가진 기능성 엘리먼트(7)가 제공된다. 기능성 엘리먼트(7)는 전극(1, 2) 사이의 교차부에 인접하여 또는 교차부내에 제공되고 센서소자 또는 정보 저장 및/또는 정보 표시 소자를 구성한다. 접촉층(3)은 패턴화되거나, 전체 접촉층으로 형성되고, 두 전극을 전기적으로 접촉시키며 등방성 반도체 또는 도전성 중합체를 포함한다. 광학 또는 전자 카메라, 화학 카메라, 전기적으로 어드레싱 가능한 메모리 장치 또는 전기적으로 어드레싱 가능한 데이터 처리 장치 및 전기적으로 어드레싱 가능한 디스플레이 장치에서 사용할 수 있다.

4. 发明授权

KR1019920010127B1 반도체장치 및 그 제조방법 失效
公开(公告)号：KR1019920010127B1
公开(公告)日：1992-11-16
申请号：KR1019880009743
申请日：1988-07-30
申请人： 가부시끼가이샤 도시바
发明人： 와타나베도오루 , 오쿠무라가츠야
IPC分类号： H01L21/302
CPC分类号： H01L21/02118 , H01L21/02266 , H01L21/02282 , H01L21/312 , H01L21/76801 , H01L21/76828 , H01L21/76829 , H01L23/5328 , H01L2924/0002 , H01L2924/12044 , H01L2924/00
摘要： A semiconductor device includes at least one wiring layer (16, 23) containing aluminum as the major constituent and provided through an insulating film (12) on a semiconductor substrate on which components or elements are formed, and a heat resistant high molecular organic film (13) having a radical of small water absorbing property provided on side surfaces of the wiring layer. The heat resisting high molecular organic film is preferably formed of polyphenylene sulfide. A method of the semiconductor device includes the steps of forming components on a semiconductor substrate, forming an insulating film on the components to form an aluminum wiring layer by deposition and patterning, depositing a heat resistant high molecular organic film having a radical of small water absorbing property, and heating the heat resistant high molecular organic film at a temperature to fludity to and flatten the heat resistant high molecular organic film.

5. 发明公开

KR1020170025996A 이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법 审中-实审
标题翻译：包含各向异性导电材料的各向异性导电材料电子器件及制造电子器件的方法
公开(公告)号：KR1020170025996A
公开(公告)日：2017-03-08
申请号：KR1020150123207
申请日：2015-08-31
申请人： 삼성전자주식회사 , 연세대학교 원주산학협력단
发明人： 주건모 , 장원석 , 정찬문
IPC分类号： H01B1/22 , H01B1/24 , C09J9/02 , H01L23/492 , H01L23/522 , H01L23/485 , H01L29/06
CPC分类号： H01L24/33 , H01B1/22 , H01L23/53276 , H01L23/5328 , H01L24/09 , H01L24/29 , H01L2224/29028 , H01L2224/29105 , H01L2224/29198 , H01L2224/29393 , H01L2224/29394 , H01L2224/2949 , H01L2224/2957 , H01L2224/29691 , H01L2224/32227 , H01L2924/01006 , H01L2924/0132 , H01L2924/0133 , H01L2924/0134 , H01L2924/1426 , H01R4/04 , H01R13/2414 , H05K3/323 , H05K3/3436 , H05K2201/0224 , H05K2201/026 , H05K2201/0323 , H05K2201/10674 , H05K2203/0425
摘要： 이방성도전재료와이방성도전재료를포함하는전자소자및 그제조방법에관해개시되어있다. 개시된이방성도전재료는매트릭스물질층내에구비된복수의입자를포함할수 있다. 상기복수의입자의적어도일부는코어부및 이를감싸는껍질부를포함할수 있다. 상기코어부는상온내지약 110℃이하의온도에서액체상태인도전성물질을포함할수 있다. 예컨대, 상기코어부는액체금속, 저융점솔더, 나노필러(nanofiller) 중적어도하나를포함할수 있다. 상기껍질부는절연성물질을포함할수 있다. 상기이방성도전재료를이용해서형성된접합부는상기입자에서유출된코어부를포함할수 있고, 금속간화합물을더 포함할수 있다.
摘要翻译：提供各向异性导电材料，包括各向异性导电材料的电子器件和/或制造电子器件的方法。各向异性导电材料可以包括基质材料层中的多个颗粒。至少一些颗粒可以包括芯部分和覆盖芯部分的壳部分。核心部分可以包括在大于15℃且小于或等于约110℃或更低的温度下处于液态的导电材料。例如，芯部可以包括液态金属，低熔点焊料和纳米填料中的至少一种。外壳部分可以包括绝缘材料。通过使用各向异性导电材料形成的接合部可以包括从颗粒流出的芯部，还可以包含金属间化合物。

6. 发明公开

KR1020160089842A 슬롯 비아를 갖는 집적 회로 및 그 형성 방법 有权
标题翻译：具有槽的集成电路及其形成方法
公开(公告)号：KR1020160089842A
公开(公告)日：2016-07-28
申请号：KR1020150089013
申请日：2015-06-23
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 린웨이쳉 , 영찰스추옌 , 징지안팅 , 나라야나세티프라네스
IPC分类号： H01L21/768 , H01L23/48
CPC分类号： H01L23/5226 , H01L21/76802 , H01L21/76879 , H01L21/76895 , H01L23/485 , H01L23/5222 , H01L23/528 , H01L23/53209 , H01L23/5328 , H01L2924/0002 , H01L2924/00
摘要： 집적회로는집적회로의제1 금속레벨상의제1 도전성라인을포함한다. 집적회로는집적회로의제2 금속레벨상의제2 도전성라인을더 포함한다. 집적회로는제1 도전성라인을제2 도전성라인과전기적으로연결하는슬롯비아를더 포함한다. 슬롯비아는제1 도전성라인과그리고제2 도전성라인과중첩한다. 슬롯비아는제1 도전성라인또는제2 도전성라인중 적어도하나의도전성라인의외면(periphery) 너머까지연장된다.
摘要翻译：集成电路包括集成电路的第一金属层上的第一导线。集成电路还包括在集成电路的第二金属电平上的第二导线。集成电路还包括一个槽，通过该槽将第一导电线与第二导电线电连接。槽通道与第一导线和第二导线重叠。狭槽通孔延伸超过第一导电线和第二导线中的至少一个的周边。因此，集成电路的功耗可以降低。

7. 发明公开

KR1020150021770A 반도체 디바이스 有权
标题翻译：半导体器件
公开(公告)号：KR1020150021770A
公开(公告)日：2015-03-03
申请号：KR1020130099144
申请日：2013-08-21
申请人： 엘지전자 주식회사
发明人： 이병준
IPC分类号： H01L21/60 , H01L23/48
CPC分类号： H01L33/62 , C09J9/02 , C09J2201/602 , H01L23/4828 , H01L23/4922 , H01L23/5328 , H01L24/29 , H01L24/32 , H01L24/81 , H01L24/83 , H01L24/91 , H01L33/36 , H01L33/38 , H01L51/5246 , H01L2224/0401 , H01L2224/1134 , H01L2224/1411 , H01L2224/2929 , H01L2224/29355 , H01L2224/29386 , H01L2224/29561 , H01L2224/29644 , H01L2224/29655 , H01L2224/81191 , H01L2224/81903 , H01L2224/83192 , H01L2224/83851 , H01L2224/9211 , H01L2225/1058 , H01L2924/12041 , H01L2924/156 , H01L2924/35 , H01L2924/36 , H01L2924/00014 , H01L2924/00 , H01L2224/81 , H01L2224/83
摘要： 본 발명의 일 실시예에 따른 반도체 디바이스는 길이가 일정한 복수개의 기둥부를 포함하는 전극; 전극으로부터 전기에너지를 전달받는 반도체소자; 전기에너지 또는 신호를 전달하기 위한 전극패턴이 형성된 기판; 및 기둥부와 전극패턴을 전기적으로 연결하는 도전체 및 도전체를 감싸는 몸체를 포함하는 접착부;를 포함한다.
摘要翻译：根据本发明的实施例的半导体器件包括具有恒定长度的柱的电极; 从电极接收电能的半导体器件; 具有用于传输电能或信号的电极图案的基板; 以及将柱部和电极图案电连接的导体和包围导体的接合部。

8. 发明公开

KR1020140124384A 도전성 패턴, 전기 회로, 전자파 쉴드, 및, 도전성 패턴의 제조 방법 有权
标题翻译：电磁图案，电路，电磁波屏蔽及制造电极图案的方法
公开(公告)号：KR1020140124384A
公开(公告)日：2014-10-24
申请号：KR1020147023827
申请日：2013-03-08
申请人： 디아이씨 가부시끼가이샤
发明人： 무라카와아키라 , 시라카미준 , 후지카와와타루 , 사이토우유키에
IPC分类号： H05K3/38 , H05K1/09 , H05K3/12 , H05K9/00
CPC分类号： H05K9/0086 , H01L21/288 , H01L21/321 , H01L23/5328 , H01L2924/0002 , H05K1/0298 , H05K1/09 , H05K1/097 , H05K3/1208 , H05K3/246 , H05K3/389 , H05K3/4644 , H05K9/0081 , H05K2203/0723 , H01L2924/00 , H05K3/38 , C08J9/28 , H05K3/12 , H05K9/00
摘要： 본 발명이 해결하려고 하는 과제는, 예를 들면 은 등의 도전성 물질을 함유하는 도전층이 경시적(經時的)으로 프라이머층으로부터 박리하지 않는 레벨의 밀착성을 구비한 도전성 패턴을 제공하는 것이다. 본 발명은, 염기성 질소 원자 함유기를 갖는 화합물(a1) 및 도전성 물질(a2)을 함유하는 도전층(A)과, 관능기[X]를 갖는 화합물(b1)을 함유하는 프라이머층(B)과, 지지체층(C)이 적층된 도전성 패턴으로서, 상기 도전층(A)에 함유되는 상기 화합물(a1)이 갖는 염기성 질소 원자 함유기와, 상기 프라이머층(B)에 함유되는 상기 화합물(b1)이 갖는 관능기[X]를 반응시킴에 의해서 결합을 형성한 것임을 특징으로 하는 도전성 패턴에 관한 것이다.

9. 发明公开

KR1020080018438A ＳｏＣ 및 그 제조 방법 失效
标题翻译：制作SOC的方法
公开(公告)号：KR1020080018438A
公开(公告)日：2008-02-28
申请号：KR1020060080548
申请日：2006-08-24
申请人： 동부일렉트로닉스 주식회사
发明人： 홍지호
IPC分类号： H01L21/3205 , H01L21/28
CPC分类号： H01L23/5328 , C08L79/02 , H01L2924/0002 , H01L2924/00
摘要： An SoC(System on Chip) and a fabricating method thereof are provided to obtain stable mechanical characteristic by forming a wire using conductive polymer material of high resilience for connecting modules. An area where plural modules(210,220,230) are to be formed on a semiconductor substrate(200) is etched. The modules are formed on the area, and then an insulation layer(240) is formed on the substrate having the modules. After the insulation layer is selectively etched to expose regions of the modules, the exposed regions are filled with a conductive material to form plural contacts(250) which contact the module. A first conductive polymer wire for connecting the contacts is formed. The insulation layer has a second polymer material having low electrical conductivity.
摘要翻译：提供SoC（片上系统）及其制造方法，以通过使用导电聚合物材料形成具有高弹性的连接模块的导电聚合物材料来获得稳定的机械特性。蚀刻要在半导体衬底（200）上形成多个模块（210,220,230）的区域。模块形成在该区域上，然后在具有模块的基板上形成绝缘层（240）。在选择性地蚀刻绝缘层以暴露模块的区域之后，用导电材料填充暴露区域，以形成与模块接触的多个触点（250）。形成用于连接触点的第一导电聚合物线。绝缘层具有导电性低的第二聚合物材料。

10. 发明授权

KR100377657B1 실리콘세그먼트에대한수직상호접속처리방법 失效
公开(公告)号：KR100377657B1
公开(公告)日：2004-02-05
申请号：KR1019960707364
申请日：1995-06-08
申请人： 큐빅 메모리
发明人： 페더슨,데이비드,브이. , 핀레이,마이클,지. , 소터,케네스,엠.
IPC分类号： H05K7/06
CPC分类号： H01L24/81 , H01L23/3737 , H01L23/4824 , H01L23/5256 , H01L23/5328 , H01L23/5382 , H01L23/5385 , H01L24/10 , H01L24/13 , H01L24/75 , H01L24/83 , H01L25/0652 , H01L25/0657 , H01L25/074 , H01L25/50 , H01L29/0657 , H01L2224/13 , H01L2224/13099 , H01L2224/16145 , H01L2224/24145 , H01L2224/2919 , H01L2224/29399 , H01L2224/32145 , H01L2224/75 , H01L2224/81801 , H01L2224/8319 , H01L2224/838 , H01L2224/92244 , H01L2225/0651 , H01L2225/06524 , H01L2225/06527 , H01L2225/06551 , H01L2225/06555 , H01L2225/06593 , H01L2225/06596 , H01L2924/00013 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01022 , H01L2924/01024 , H01L2924/01027 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01039 , H01L2924/01047 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0665 , H01L2924/0781 , H01L2924/12042 , H01L2924/14 , H01L2924/19041 , H01L2924/30105 , H01L2924/3025 , H01R4/04 , H01R29/00 , H05K3/305 , H05K3/321 , H05K7/023 , H05K2201/09472 , H05K2201/10477 , H05K2201/10674 , H05K2201/10719 , H05K2201/10727 , Y02P70/613 , H01L2924/00 , H01L2924/3512 , H01L2224/29099
摘要： 적층된 실리콘 세그먼트(36)를 수직으로 상호접속하기 위한 방법 및 장치는 반도체 웨이퍼상에 다수의 인접한 다이를 포함한다. 세그먼트상의 다수의 다이는 외부 전기 접속 포인트를 제공하기 위한 가장자리 본딩 패드(42)를 제공하기 위하여 세그먼트의 모두 4개의 측면으로 연장하는 금속 상호접속부이다. 각 세그먼트는 각 세그먼트(36)상에 4개의 안쪽으로 경사진 가장자리 벽(102)을 제공하기 위하여 경사 커팅을 사용하여 웨이퍼의 뒷면측으로부터 잘려진다. 세그먼트가 웨이퍼로부터 잘려진후, 세그먼트는 적층부(112)를 형성하기 위하여 하나의 상부에 배치된다. 적층부(112)의 수직 인접 세그먼트(36)는 모두 4개의 적층부 측면에 전기 전도 에폭시 트레이스(130)를 제공함으로써 전기 상호접속된다. 적층부(112)에서 각 세그먼트(36)의 안쪽 경사 가장자리 벽(102)은 일단 세그먼트가 적층되면 전기 전도 에폭시가 각각의 세그먼트상에 가장자리 본딩 패드 및 측면 회로에 액세스하도록 하는 리세스를 제공한다.
摘要翻译：垂直互连硅片堆叠的方法和设备。每个部分在半导体晶片上包括多个相邻的管芯。段上的多个管芯利用延伸到段的全部四侧的一层或多层金属互连而在段上互连，以提供用于外部电连接点的边缘接合焊盘。在芯片互连之后，使用斜面切割从晶片的背面切割每个段，以在每个段上提供四个向内倾斜的边缘壁。在从晶片上切下片段之后，片段被放置在彼此的顶部以形成堆叠。通过将导电环氧树脂施加到堆叠的所有四个侧面来电互连堆叠中的垂直相邻的区段。堆叠中的每个段的向内倾斜的边缘壁提供凹槽，其允许导电环氧树脂一旦堆叠段就接近每个段上的边缘接合焊盘和侧向电路。然后将电互连段堆叠安装在电路板表面下方，并通过在堆叠顶部段上的键合焊盘和电路板之间施加导电环氧树脂迹线而电连接到电路板上的电路。＆lt;图像＆GT;

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式