专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR20180065073A 균일한 쓰기 특성을 갖는 에스램 장치 审中-公开
公开(公告)号：KR20180065073A
公开(公告)日：2018-06-18
申请号：KR20160165212
申请日：2016-12-06
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： PARK IN GYU , LEE IN HAK , LEE CHAN HO , CHOI JAE SEUNG
IPC分类号： G11C11/419 , H01L27/11 , H01L29/78
CPC分类号： G11C11/419 , G11C5/063 , G11C5/14 , G11C5/147 , G11C7/1096 , G11C11/412 , H01L27/1104
摘要： 본발명의실시예에따른에스램장치는, 행과열로배열되는복수의메모리셀들, 쓰기동작시상기복수의메모리셀들의열 방향으로연장되는비트라인으로쓰기데이터에대응하는비트라인전압을인가하는쓰기드라이버, 그리고쓰기동작시상기복수의메모리셀들에셀 구동전압을전달하며, 상기비트라인과평행한방향으로연장되는서브전원라인을포함하되, 상기서브전원라인의일단으로상기셀 구동전압이인가되며, 상기일단은상기서브전원라인의양단노드중 상기쓰기드라이버측에위치하는노드이다.

2. 发明公开

KR20180057143A 디지털 LDO 레귤레이터 및 이를 사용하는 저항 변화 메모리 장치 审中-公开
公开(公告)号：KR20180057143A
公开(公告)日：2018-05-30
申请号：KR20160155421
申请日：2016-11-22
申请人： SK HYNIX INC , KOREA ADVANCED INST SCI & TECH
发明人： CHO GYU HYEONG , CHOI SUNG WON , AHN CHANG YONG
IPC分类号： G11C13/00 , G05F1/56
CPC分类号： G11C13/0038 , G05F3/24 , G05F3/262 , G11C5/147 , G11C13/0021 , G11C13/004 , G11C13/0069 , G11C29/021 , G11C29/028
摘要： 본발명은푸쉬-풀방식을적용하여소면적을차지하면서도피크성부하전류변동에속응성있게대응하여과도특성을개선할수 있고, 캘리브레이션회로를적용하여저항변화메모리셀 특성변화에대응하여부하전류의회복속도를조절할수 있는디지털 LDO 레귤레이터및 이를사용하는저항변화메모리장치를제공한다. 본원의제1 발명에따르면, 출력전압과제1 레벨의기준전압을비교하고, 상기출력전압이상기기준전압이상으로상승하면기준부하스위칭신호를출력하는기준전압비교부; 상기기준부하스위칭신호에제어되어푸쉬-풀방식으로제어전류를출력하는푸쉬-풀로직부; 상기출력전압과제2 레벨의과도기준전압을비교하고, 상기출력전압이제2 레벨의과도기준전압이상으로상승하면과도부하스위칭신호를출력하는과도부하전압비교부; 상기과도부하스위칭신호에제어되어상기푸쉬-풀로직부에과도전류를미러링하도록구성되는과도부하전류미러; 상기푸쉬-풀로직부로부터출력되는제어전류에스위칭되어부하전류를공급하는부하전류공급부; 및상기부하전류공급부의제어단자에병렬연결되는캐패시터를포함하는디지털 LDO 레귤레이터를제공한다.

3. 发明公开

KR20180055444A 페이지 버퍼, 이를 포함하는 메모리 장치 및 이의 독출 방법 审中-公开
公开(公告)号：KR20180055444A
公开(公告)日：2018-05-25
申请号：KR20160153315
申请日：2016-11-17
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： KIM CHAE HOON , JEON YUN YEONG , CHUN JIN YOUNG
IPC分类号： G11C16/10 , G11C16/24 , G11C16/26
CPC分类号： G11C7/12 , G11C5/147 , G11C7/1048 , G11C7/1057 , G11C7/106 , G11C7/18 , G11C11/4091 , G11C11/5642
摘要： 본개시의일 실시예에따른페이지버퍼는, 프리차지구간동안제 1 프리차지라인을통해메모리셀 어레이의선택메모리셀의비트라인을프리차지하고, 제 2 프리차지라인을통해센싱노드를프리차지하는프리차지부, 상기비트라인과상기센싱노드사이에연결되며, 상기제 1 프리차지라인과연결되는연결노드를포함하고, 각각일정한레벨을갖는비트라인연결제어신호및 센싱노드전압제어신호를기반으로디벨롭구간동안상기센싱노드의전압을제어하는비트라인연결부및 센싱구간동안상기센싱노드의전압레벨을센싱하여센싱데이터를생성하는데이터입출력부를포함한다.

4. 发明公开

KR20180047208A 전원 제어장치 및 이를 포함하는 반도체 메모리 장치 审中-公开
公开(公告)号：KR20180047208A
公开(公告)日：2018-05-10
申请号：KR20160143069
申请日：2016-10-31
IPC分类号： G11C5/14 , H03K19/00 , H03K19/0185
CPC分类号： G11C7/12 , G11C5/147 , G11C5/148 , G11C7/065
摘要： 본발명은전원제어장치및 이를포함하는반도체메모리장치에관한것으로, 이종파워를가진전원제어장치에있어서전원의램프업(Ramp-up) 시출력을안정화시킬수 있도록하는기술이다. 이러한본 발명은제 2전원전압레벨을갖는입력신호를제 2전원전압레벨과다른전압레벨을갖는제 1전원전압레벨로증폭하고, 초기파워업구간동안파워업신호가활성화되면증폭동작이실행되는증폭부및 제어신호에대응하여초기파워업구간동안파워업신호가활성화되기이전구간까지증폭부의출력신호를특정로직레벨로세팅하여출력하는출력부를포함한다.

5. 发明授权

KR101855636B1 메모리 디바이스에 대한 전력 관리를 제공하는 방법 및 장치 有权
标题翻译：用于为存储器设备提供电力管理的方法和设备
公开(公告)号：KR101855636B1
公开(公告)日：2018-05-04
申请号：KR1020177005824
申请日：2013-09-05
申请人： 오보닉스 메모리 테크놀로지, 엘엘씨
发明人： 바클리,제랄드 , 헨드릭슨,니콜라스
IPC分类号： G11C5/14 , G11C8/08 , G11C13/00 , G11C16/08 , G11C16/34 , G11C16/30
CPC分类号： G11C5/147 , G11C5/14 , G11C8/08 , G11C13/0028 , G11C13/004 , G11C13/0069 , G11C16/08 , G11C16/3427
摘要： 비휘발성솔리드-스테이트메모리디바이스(14)와같은장치는, 일부구현에서는, 모드정보에응답하여메모리코어(32)의선택해제된액세스라인(들)과연관된바이어스레벨을설정하도록액세스라인바이어스회로(30)를포함한다. 하나의접근법에있어서, 액세스라인바이어스회로(30)는메모리코어(32)의선택해제된액세스라인상의전압레벨을변화시키도록선형하향조정을사용할수 있다. 메모리의전력소비를관리하기위하여메모리디바이스(14)의메모리코어(32)의동작모드를동적으로설정할수 있는호스트프로세서(12)와같은메모리액세스디바이스가제공될수 있다. 기타장치및 방법이또한제공된다.

6. 发明授权

KR101837707B1 수율을 증가시키는 방법 및 장치 有权
公开(公告)号：KR101837707B1
公开(公告)日：2018-03-13
申请号：KR1020127017077
申请日：2010-12-28
申请人： 마벨 이스라엘 (엠.아이.에스.엘) 리미티드
发明人： 로템이란
IPC分类号： G05F1/46 , G01R31/28
CPC分类号： G11C5/147 , G01R31/3004 , G01R31/31935 , G11C5/14
摘要： 본개시내용의실시형태들은수율이증가되도록구성된집적회로(IC)를제공한다. 이러한 IC는, IC의특성에근거하여결정된특정값을저장하도록구성된메모리소자와, 그리고 IC의특정값에근거하여입력레귤레이터를제어하도록구성된제어기를포함한다. 입력레귤레이터는동작동안 IC에레귤레이트된입력을제공하여, IC 성능이성능요건을만족시키도록동작가능하다.

7. 发明公开

KR20180016854A 반도체 메모리 장치 및 그 동작 방법 审中-公开
标题翻译：半导体存储器装置及其操作方法
公开(公告)号：KR20180016854A
公开(公告)日：2018-02-20
申请号：KR20160100788
申请日：2016-08-08
申请人： SK HYNIX INC
发明人： LEE HEE YOUL
IPC分类号： G11C11/56 , G11C16/04 , G11C16/10 , G11C16/26
CPC分类号： G11C7/10 , G11C5/147 , G11C8/10 , G11C11/1673 , G11C11/1697 , G11C11/56 , G11C11/5642 , G11C13/0038 , G11C13/004 , G11C16/26 , G11C2013/0057 , G11C2211/5648
摘要： 반도체메모리장치는메모리셀 어레이, 읽기회로, 제어로직및 데이터저장부를포함한다. 상기메모리셀 어레이는 2비트이상의데이터를각각저장하는복수의메모리셀들을포함한다. 상기읽기회로는상기복수의메모리셀들에저장된데이터를판독한다. 상기제어로직은상기메모리셀 어레이에대한읽기동작을수행하도록상기읽기회로를제어한다. 상기페이지데이터저장부는상기메모리셀 어레이의선택된메모리셀들의제 1 페이지데이터의판독결과를저장한다. 상기제어로직은상기페이지데이터저장부에저장된상기제 1 페이지데이터의판독결과에기초하여, 상기선택된메모리셀들의제 2 페이지데이터를판독하기위한제 2 페이지읽기전압을선택적으로결정한다.
摘要翻译：这里提供的可以是半导体存储器件。半导体存储器件可以包括存储单元阵列，外围电路和控制逻辑。存储器单元阵列可以包括多个存储器单元，每个存储器单元被配置为存储两个或更多个比特的数据。外围电路可以被配置为读取存储在多个存储器单元中的数据。控制逻辑可以被配置成控制外围电路来执行存储器单元阵列的读取操作。基于读取第一页面数据的结果，控制逻辑可以选择性地确定用于读取所选存储器单元的第二页面数据的第二页面读取电压。

8. 发明公开

KR20180015318A 반도체장치 审中-公开
标题翻译：半导体器件
公开(公告)号：KR20180015318A
公开(公告)日：2018-02-13
申请号：KR20160098424
申请日：2016-08-02
IPC分类号： G11C5/14 , G11C7/04 , G11C29/02
CPC分类号： G05F1/465 , G05F1/463 , G05F1/575 , G05F1/59 , G11C5/147 , G11C7/04
摘要： 반도체장치는제1 온도에서제1 코드신호및 제2 코드신호에응답하여조절되는내부저항값에따라기준전압의레벨을조절하고, 제2 온도에서상기제1 코드신호및 상기제2 코드신호에응답하여조절되는상기내부저항값에따라상기기준전압의레벨을조절하는기준전압생성회로를포함한다.
摘要翻译：可以提供半导体器件。该半导体器件可以包括适于根据内部电阻值来控制参考电压的电平并且根据内部电阻值来控制参考电压的电平的参考电压产生电路。

9. 发明授权

KR101825127B1 안정한 전원을 공급할 수 있는 대용량 캐패시터를 포함하는 반도체 집적 회로 장치 및 그 제조방법 有权
标题翻译：具有提供稳定电力的电容器的半导体集成电路及其制造方法
公开(公告)号：KR101825127B1
公开(公告)日：2018-02-06
申请号：KR1020110074469
申请日：2011-07-27
申请人： 에스케이하이닉스 주식회사
发明人： 김종수
IPC分类号： H01L27/108 , H01L21/8242 , H01L27/02
CPC分类号： H01L27/0629 , G11C5/141 , G11C5/147 , G11C11/4074 , H01L27/10852 , H01L27/10894 , H01L28/40 , H01L28/90 , H01L29/94
摘要： 대용량캐패시터및 그제조방법에대해개시한다. 개시된대용량캐패시터는, 주변회로영역, 상기주변회로영역상에형성되며더미스토리지노드콘택부, 유전체및 더미플레이트전극을포함하는더미캐패시터그룹, 및상기주변회로영역에형성되며, 상기더미캐패시터그룹과병렬로연결되는모스캐패시터를포함하며, 상기더미스토리지노드콘택부와상기더미플레이트전극은서로상이한전압레벨을제공받도록구성되며, 상기더미캐패시터그룹의용량은상기모스캐패시터의용량보다크다.
摘要翻译：提供了一种电容器及其制造方法。虚拟电容器组形成在外围电路区域中并且包括虚拟存储节点触点单元，电介质和虚拟板电极。金属氧化物半导体（MOS）电容器形成在外围电路区域中并且并联连接到虚拟电容器组。虚拟电容器组的电容可能大于MOS电容器的电容。

10. 发明公开

KR20180003102A 입력회로 및 이를 포함하는 반도체 장치 审中-公开
标题翻译：输入电路和半导体器件相同
公开(公告)号：KR20180003102A
公开(公告)日：2018-01-09
申请号：KR20160082503
申请日：2016-06-30
IPC分类号： G11C7/10 , G11C7/22 , G11C8/18
CPC分类号： G11C7/22 , G11C5/147 , G11C7/10
摘要： 본기술은입력회로에관한것으로, 제1 인에이블신호에응답하여제1 및제2 바이어스전압을생성하기위한내부바이어스생성부; 기준전압과상기제1 및제2 바이어스전압각각을비교하여상기기준전압의전압레벨에대응하는다수의버퍼제어신호를생성하기위한버퍼제어부; 및내부트랜지스터의문턱전압및 사이즈가각각다르게설정된다수의버퍼부를포함하고, 상기다수의버퍼제어신호중 활성화되는버퍼제어신호에대응하는버퍼부가구동되어상기기준전압및 외부입력신호를수신하여내부신호를생성하기위한버퍼부가제공된다.
摘要翻译：输入电路可以包括：内部偏置产生单元，适用于响应于第一使能信号产生第一和第二偏置电压; 缓冲器控制单元，适于将参考电压与第一和第二偏置电压进行比较，并且基于参考电压与第一和第二偏置电压的比较来产生多个缓冲器控制信号; 以及包括多个缓冲器的缓冲器单元，其中响应于所述多个缓冲器控制信号中的激活的缓冲器控制信号，驱动缓冲器以接收所述参考电压和外部输入信号，并产生内部信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式