专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101970469B1 반도체 장치 有权
公开(公告)号：KR101970469B1
公开(公告)日：2019-04-19
申请号：KR1020187018410
申请日：2011-02-18
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 구로카와요시유키 , 이케다다카유키 , 다무라히카루 , 고주마무네히로 , 이케다마사타카 , 아오키다케시
IPC分类号： H01L27/146 , H04N5/361 , H01L29/786 , H01L31/105

2. 发明授权

KR101874784B1 반도체 장치 有权
公开(公告)号：KR101874784B1
公开(公告)日：2018-07-06
申请号：KR1020177027316
申请日：2011-02-18
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 구로카와요시유키 , 이케다다카유키 , 다무라히카루 , 고주마무네히로 , 이케다마사타카 , 아오키다케시
IPC分类号： H01L27/146 , H04N5/361 , H01L29/786 , H01L31/105
CPC分类号： H01L27/14616 , H01L27/14603 , H01L27/14632 , H01L27/14636 , H01L27/14643 , H01L29/7869 , H01L31/1055 , H04N5/361 , H04N5/374 , H04N5/378
摘要： 복수의픽셀들이매트릭스형태로배치된 CMOS 이미지센서에서, 채널형성영역이산화물반도체를포함하는트랜지스터는픽셀부에있는전하축적제어트랜지스터및 리셋트랜지스터에이용된다. 신호전하축적부의리셋동작이매트릭스형태로배치된모든픽셀들에서수행된이후에, 포토다이오드에의한전하축적동작은모든픽셀들에서수행되고, 픽셀로부터신호의판독동작은로우마다수행된다. 따라서, 이미지는왜곡없이취득될수 있다.

3. 发明公开

KR1020170116194A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020170116194A
公开(公告)日：2017-10-18
申请号：KR1020177027316
申请日：2011-02-18
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 구로카와요시유키 , 이케다다카유키 , 다무라히카루 , 고주마무네히로 , 이케다마사타카 , 아오키다케시
IPC分类号： H01L27/146 , H04N5/361 , H01L29/786 , H01L31/105
CPC分类号： H01L27/14616 , H01L27/14603 , H01L27/14632 , H01L27/14636 , H01L27/14643 , H01L29/7869 , H01L31/1055 , H04N5/361 , H04N5/374 , H04N5/378
摘要： 복수의픽셀들이매트릭스형태로배치된 CMOS 이미지센서에서, 채널형성영역이산화물반도체를포함하는트랜지스터는픽셀부에있는전하축적제어트랜지스터및 리셋트랜지스터에이용된다. 신호전하축적부의리셋동작이매트릭스형태로배치된모든픽셀들에서수행된이후에, 포토다이오드에의한전하축적동작은모든픽셀들에서수행되고, 픽셀로부터신호의판독동작은로우마다수행된다. 따라서, 이미지는왜곡없이취득될수 있다.
摘要翻译：多个在配置成矩阵状的CMOS图像传感器的像素，用于沟道形成区的晶体管包括氧化物半导体用于电荷累积控制晶体管和在像素部分中的复位晶体管。此信号电荷存储部分复位操作上布置成矩阵形式中的所有像素执行后，在所有的像素中进行由光电二极管的电荷存储操作中，对每行执行从像素的信号的读操作。因此，可以在不失真的情况下获取图像。

4. 发明公开

KR1020150119862A 프로그래머블 로직 디바이스 및 반도체 장치 审中-实审
标题翻译：可编程逻辑器件和半导体器件
公开(公告)号：KR1020150119862A
公开(公告)日：2015-10-26
申请号：KR1020157021859
申请日：2014-01-30
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 고즈마무네히로 , 구로카와요시유키 , 이케다다카유키 , 아오키다케시
IPC分类号： H03K19/177
CPC分类号： H03K19/0013 , H01L27/1225 , H01L27/124 , H01L29/24 , H01L29/7869 , H03K19/09441 , H03K19/1737 , H03K19/17728 , H03K19/17748 , H03K19/1776
摘要： 프로그래머블로직디바이스는전기적인접속이제1 컨피규레이션데이터에의해제어되는복수의프로그래머블로직엘리먼트(PLE)를포함함다. 각각의 PLE는, 입력신호의논리레벨과출력신호의논리레벨사이의관계가제2 컨피규레이션데이터에의해정해지는 LUT와, 상기 LUT의상기출력신호가입력되는 FF와, MUX를포함한다. 상기 MUX는, 각각제1 및제2 트랜지스터를포함하는 2개이상의스위치를포함한다. 상기제2 트랜지스터의게이트에는상기제1 트랜지스터를통해서제3 컨피규레이션데이터를포함하는신호가입력된다. 상기제2 트랜지스터의소스및 드레인중 하나에는상기 LUT의상기출력신호또는상기 FF의출력신호가입력된다.
摘要翻译：可编程逻辑器件包括多个可编程逻辑元件（PLE），其电连接由第一配置数据控制。每个PLE包括LUT，其中输入信号的逻辑电平和输出信号的逻辑电平之间的关系由第二配置数据确定，输入LUT的输出信号的FF和MUX 。 MUX包括至少两个开关，每个开关包括第一和第二晶体管。包括第三配置数据的信号通过第一晶体管输入到第二晶体管的栅极。 LUT的输出信号或FF的输出信号被输入到第二晶体管的源极和漏极之一。

5. 发明公开

KR1020150105227A 반도체 장치 및 그 구동 방법 및 전자 기기 审中-实审
标题翻译：半导体器件及其驱动方法及电子器件
公开(公告)号：KR1020150105227A
公开(公告)日：2015-09-16
申请号：KR1020150030320
申请日：2015-03-04
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 고즈마무네히로 , 이케다다카유키 , 구로카와요시유키 , 아오키다케시 , 나카가와다카시
IPC分类号： G11C11/413 , G11C11/412 , H01L27/12 , G06F1/16 , H01L29/786
CPC分类号： H03K19/0008 , G06F1/16 , H01L27/1207 , H01L29/42384 , H01L29/78648 , H01L29/7869 , H01L29/78696 , H03K19/1776 , G11C11/413 , G06F1/1613 , G11C11/412 , G11C2213/75
摘要： 본 발명의 과제는 전원 전위의 공급 정지와 재개에 수반하는 동작 지연을 억제하는 반도체 장치를 제공하는 것이다.
전원 전위의 공급이 계속되는 기간에 제1 및 제2 노드에 유지되는 데이터를, 전원 전위의 공급을 정지한 기간에 있어서, 제3 및 제4 노드에, 데이터에 대응하는 전위를 퇴피시킨다. 그리고, 전원 전위의 공급이 재개된 후, 제3 또는 제4 노드를 게이트로 하는 트랜지스터의 채널 저항이 변화되는 것을 이용하여, 제1 및 제2 노드에 데이터의 복원을 행한다. 또한, 데이터를 복원할 때에 전원 전위와 제1 또는 제2 노드의 접속을 비도통으로 함으로써, 관통 전류를 억제한다.
摘要翻译：本发明的任务是提供一种在提供停止和恢复功率电位的同时抑制运行滞后的半导体器件。维持的数据在连续提供电力电势的周期期间存储在第一和第二节点中。在第三和第四节点中停止电力供应的时段期间存储对应于数据的电位。并且在恢复供电电源之后，使用第三和第四节点作为门，在第二节点中使用晶体管中的沟道电阻的改变来执行数据恢复。此外，当恢复数据时，通过电力电压与第一或第二节点之间的不导通的连接来限制电流。

6. 发明公开

KR1020160093558A 반도체 장치, 전자 부품, 및 전자 기기 审中-实审
标题翻译：半导体器件，电子元件和电子器件
公开(公告)号：KR1020160093558A
公开(公告)日：2016-08-08
申请号：KR1020160010522
申请日：2016-01-28
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 고즈마무네히로 , 이케다다카유키 , 구로카와요시유키 , 아오키다케시 , 오카모토유키
IPC分类号： H03K19/00 , H03K19/177 , H01L29/786
CPC分类号： H03K19/0013 , H03K19/0948 , H03K19/17728 , H03K19/1776
摘要： 본발명은저전압구동에적합한반도체장치를제공한다. 반도체장치는제 1 트랜지스터, 제 2 트랜지스터, 전원선, 회로, 및기억회로를갖는다. 제 1 트랜지스터는회로와전원선사이의도통상태를제어한다. 기억회로는제 1 트랜지스터의게이트전위를설정하기위한데이터를기억한다. 제 2 트랜지스터는기억회로의출력노드와제 1 트랜지스터의게이트사이의도통상태를제어한다. 제 2 트랜지스터는오프전류가극히작은트랜지스터, 예를들어, 산화물반도체트랜지스터이다. 회로를동작시키는기간에는전원선에제 1 전위가입력되고, 또한제 2 트랜지스터는오프상태가된다. 제 1 트랜지스터의게이트전위를갱신하는기간에는전원선에제 2 전위가입력된다. 제 2 전위는제 1 전위보다높다.
摘要翻译：提供适用于低电压驱动的半导体器件。半导体器件包括第一晶体管，第二晶体管，电源线，电路和存储器电路。第一晶体管控制电路和电源线之间的导通状态。存储电路存储数据以设置第一晶体管的栅极电位。第二晶体管控制存储电路的输出节点和第一晶体管的栅极之间的导通状态。第二晶体管是具有非常小的截止电流的晶体管，例如氧化物半导体晶体管。在电路工作期间，第一电位被输入电源线，第二晶体管处于截止状态。在更新第一晶体管的栅极电位的期间，将第二电位输入到电力线。第二个潜力高于第一个潜力。本发明可以降低功耗或提高功率效率。

7. 发明公开

KR1020150102696A 반도체 장치 및 그 구동 방법, 및 전자 기기 审中-实审
标题翻译：半导体器件，其驱动方法和电子器件
公开(公告)号：KR1020150102696A
公开(公告)日：2015-09-07
申请号：KR1020150025655
申请日：2015-02-24
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 고즈마무네히로 , 이케다다카유키 , 구로카와요시유키 , 아오키다케시 , 나카가와다카시
IPC分类号： G11C11/413 , G11C11/412 , G11C11/417 , G11C14/00 , G11C5/14 , H01L27/11 , H01L27/115 , H01L29/786
CPC分类号： H03K17/6871 , G11C5/141 , G11C5/148 , G11C11/417 , G11C14/0054 , H01L27/1108 , H01L27/1156 , H01L27/1225 , H01L29/78648 , H01L29/7869 , H01L29/78696 , H03K3/356008 , G11C11/412 , H01L2924/1437
摘要： 전원 전위의 공급의 정지와 재개에 수반되는 동작 지연을 억제하는 반도체 장치를 제공한다. 전원 전위의 공급이 계속되는 기간에 유지되는 데이터를, 전원 전위의 공급을 정지한 기간에 있어서, 용량 소자가 접속된 노드에, 데이터에 대응하는 전위를 저장시킨다. 그리고, 해당 노드를 게이트로 하는 트랜지스터의 채널 저항이 변화하는 것을 이용하여, 전원 전위의 공급의 재개에 따라, 데이터의 복원을 행한다. 또한, 데이터를 저장시키기 전에, 미리 해당 노드에 고전위를 기입함으로써, 데이터의 저장을 고속이면서 또한 정확하게 행할 수 있다.
摘要翻译：公开了一种用于抑制运行滞后的半导体器件，伴随停止和恢复供电的电位。维持的数据在连续提供电源电压的时段内被存储。在连接电容器的节点中停止供给电力电位的期间，存储对应于数据的电位。并且，根据恢复供电电源，使用相关节点作为门，使用晶体管中的沟道电阻的改变来执行数据恢复。此外，通过在存储数据之前预先在相关节点中记录高电位，可以快速且准确地执行数据存储。

8. 发明公开

KR1020150028197A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020150028197A
公开(公告)日：2015-03-13
申请号：KR1020140113784
申请日：2014-08-29
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 아오키다케시
IPC分类号： H01L27/108 , H01L29/786 , H01L21/8242
CPC分类号： H01L27/1052 , H01L27/108 , H01L27/10873 , H01L27/1156 , H01L27/1225 , H01L27/124 , H01L27/1255 , H01L29/24 , H01L29/7869 , H01L2924/0002 , H01L2924/00012
摘要： 본 발명은 높은 수율로 제작할 수 있고 고집적화가 가능한 반도체 기억 장치를 제공한다.
비트선 방향으로 인접한 한 쌍의 메모리 셀이 공통의 콘택트 홀을 통하여 비트선에 접속된다. 또한, 비트선 방향으로 인접한 한 쌍의 메모리 셀이 비트선에 접속된 전극을 공유한다. 메모리 셀이 가지는 산화물 반도체층은 워드선 및 용량선과 중첩하여 제공된다. 메모리 셀을 구성하는 트랜지스터 및 용량 소자는 각각 메모리 셀에 접속되는 비트선과 중첩하여 제공된다.
摘要翻译：提供了可以以高产率制造并且可以高度集成的半导体存储器件。与位线相邻的一对存储单元通过公共接触孔连接到位线。此外，与位线相邻的一对存储单元共享连接到位线的电极。存储单元中的氧化物半导体层与字线和容量线重叠。构成存储单元的晶体管和电容器与连接到存储单元的位单元重叠。

9. 发明公开

KR1020140147045A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020140147045A
公开(公告)日：2014-12-29
申请号：KR1020140073567
申请日：2014-06-17
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 아오키다케시 , 구로카와요시유키 , 고즈마무네히로 , 나카가와다카시
IPC分类号： G11C5/14 , G11C7/00
CPC分类号： H03K19/0013 , H03K19/018585
摘要： The present invention relates to data retention of a register in a programmable logic element. A volatile storage circuit and a nonvolatile storage circuit are provided in a register of a programmable logic element whose function can be changed in response to a plurality of context signals. The nonvolatile storage circuit includes nonvolatile storage portions for storing data in the register. The number of nonvolatile storage portions corresponds to the number of context signals. With such a structure, the function can be changed each time context signals are switched and data in the register that are changed when the function is changed can be backed up to the nonvolatile storage portion in each function. In addition, the function can be changed each time context signals are switched and the data in the register that are backed up when the function is changed can be recovered to the volatile storage circuit.
摘要翻译：本发明涉及可编程逻辑元件中寄存器的数据保持。易失性存储电路和非易失性存储电路设置在可编程逻辑元件的寄存器中，该可编程逻辑元件的功能可以响应于多个上下文信号而改变。非易失性存储电路包括用于将数据存储在寄存器中的非易失性存储部分。非易失性存储部分的数量对应于上下文信号的数量。通过这样的结构，可以在每次上下文信号切换时改变功能，并且在功能改变时改变的寄存器中的数据可以备份到每个功能中的非易失性存储部分。此外，每当上下文信号被切换并且功能改变时备份的寄存器中的数据可以被恢复到易失性存储电路时，可以改变该功能。

10. 发明公开

KR1020130007596A 반도체 장치 및 그 제조방법 有权
公开(公告)号：KR1020130007596A
公开(公告)日：2013-01-18
申请号：KR1020127026146
申请日：2011-02-18
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 구로카와요시유키 , 이케다다카유키 , 다무라히카루 , 고주마무네히로 , 이케다마사타카 , 아오키다케시
IPC分类号： H01L27/146 , H04N5/361 , H01L29/786 , H01L31/105
CPC分类号： H01L27/14616 , H01L27/14603 , H01L27/14632 , H01L27/14636 , H01L27/14643 , H01L29/7869 , H01L31/1055 , H04N5/361 , H04N5/374 , H04N5/378
摘要： 복수의 픽셀들이 매트릭스 형태로 배치된 CMOS 이미지 센서에서, 채널 형성 영역이 산화물 반도체를 포함하는 트랜지스터는 픽셀부에 있는 전하 축적 제어 트랜지스터 및 리셋 트랜지스터에 이용된다. 신호 전하 축적부의 리셋 동작이 매트릭스 형태로 배치된 모든 픽셀들에서 수행된 이후에, 포토다이오드에 의한 전하 축적 동작은 모든 픽셀들에서 수행되고, 픽셀로부터 신호의 판독 동작은 열 마다 수행된다. 따라서, 이미지는 왜곡 없이 취득될 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式