专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2018069319A1 VERFAHREN ZUR HERSTELLUNG EINER MEHRLAGIGEN LEITERPLATTE 审中-公开
标题翻译：制造多层导体板的方法
公开(公告)号：WO2018069319A1
公开(公告)日：2018-04-19
申请号：PCT/EP2017/075812
申请日：2017-10-10
申请人： CONTINENTAL AUTOMOTIVE GMBH
发明人： SCHINGALE, Angelika , OCHS, Markus , MEIER, Karsten , RÖLLIG, Mike
IPC分类号： H05K3/46 , H05K3/40
CPC分类号： H05K3/4046 , H05K3/4614 , H05K3/462 , H05K3/4623 , H05K2201/09481 , H05K2201/096 , H05K2203/063 , H05K2203/1476
摘要： Die Erfindung betrifft ein Verfahren zum Herstellen einer mehrlagigen Leiterplatte, bei der die einzelnen Leiterplattenlagen (3, 7) mit metallischen Leiterstrukturen versehen sind, die Kontaktstellen (4) aufweisen, die über die Leiterplattenoberfläche eine gleichmäßige Dicke von mindestens 5μm haben, und zumindest eine erste Leiterplattenlage (3, 7) Bohrungen (5) mit metallisierten Wänden aufweist, die mit den Kontaktstellen (4) der metallischen Leiterstruktur in elektrischem Kontakt sind oder eine solche Kontaktstelle (4) bilden, bei dem a) auf die erste Leiterplattenlage (3) eine strukturierte Prepreglage (1) aufgebracht wird, die Kontaktstellen (4) der metallischen Leiterstrukturen freilässt, b) auf die Prepreglage (1) eine zweite Leiterplattenlage (7) aufgebracht wird, c) auf diesen Stapel gegebenenfalls weitere Prepreg- und Leiterplattenlagen aufgebracht werden, d) die zumindest zwei Leiterplattenlagen (3, 7) und die zumindest eine Prepreglage (1) verpresst werden, so dass zu verbindende Kontaktstellen (4) der ersten Leiterplattenlage (3) und der zweiten Leiterplattenlage (7) in Kontakt kommen, e) während des Verpressens der Stapel bis zu einer Temperatur unterhalb der Schmelztemperatur des Metalls der Kontaktstellen (4) aufgeheizt wird, f) auf die Außenlagen des Stapels jeweils eine Lotstoppschicht (8) aufgebracht wird, g) und anschließend das Metall der Kontaktstellen (4) bei einer Temperatur oberhalb dessen Schmelztemperatur umgeschmolzen wird.
摘要翻译：
本发明涉及一种用于制造多层印刷电路板，是在其中各个电路板层（3,7）设置有具有金属导体结构的接触点（4），过的Leiterplattenoberfl＆AUML;枝至少5微米的均匀BEAR ROAD强度厚度有，以及至少一个第一印刷电路板层（3,7）的孔（5），其具有金属化，其与接触点协作W¯¯HANDS（4）中的电接触或这样的金属导体结构的接触点（4）的形式，其中：a）被施加到第一印刷电路板层（3）的结构化的预浸料层（1），所述接触点（4）在金属导体结构Freil叶子，b）（预浸料坯层1）一个第二印刷电路板层上（ 7）被施加）附加预浸料和印刷电路板层是c-该堆栈上可选地应用，d）将所述至少两个印刷电路板的层（3,7）和所述至少一个预 preglage（1）被压在一起，使得被连接到接触点（4）的第一印刷电路板层的（3）和第二印刷电路板层（7）形成接触，E）W＆AUML;在压制过程中堆叠的高达低于金属的熔化温度的温度的接触点（4）被加热时，F）大街在Au＆;堆叠的enlagen各自具有阻焊剂层（8）被沉积，g）和随后ROAD结束接触点（4）在高于其熔点的温度下再熔化的金属

2. 发明申请

WO2017183394A1 多層基板および電子機器审中-公开
标题翻译：多层基板和电子设备
公开(公告)号：WO2017183394A1
公开(公告)日：2017-10-26
申请号：PCT/JP2017/012283
申请日：2017-03-27
申请人：株式会社村田製作所
发明人：用水　邦明
IPC分类号： H05K1/02 , H05K1/18 , H05K3/46
CPC分类号： H05K1/0271 , H05K1/0212 , H05K1/0281 , H05K1/183 , H05K1/186 , H05K1/189 , H05K3/281 , H05K3/4623 , H05K3/4635 , H05K3/4691 , H05K3/4697 , H05K2201/0141
摘要：多層基板（１０）は、複数の可撓性絶縁基材を積層した基板本体（２０）と、低背部品（３１）、高背部品（４１、４２）と、を備えている。基板本体（２０）は、第１領域（２０１）と第２領域（２０２）とを備える。第１領域（２０１）は、平面視して第２領域（２０２）に囲まれており、且つ、第２領域（２０２）よりも低背である。低背部品（３１）は、第１領域（２０１）と第２領域（２０２）によって形成される凹み（８１）の底面に実装されている。高背部品（４１、４２）は、基板本体（２０）における第２領域（２０２）に内蔵され、基板本体（２０）の高さ方向における低背部品（３１）の実装面の位置を含む位置で、且つ、基板本体（２０）を平面視して第１領域（２０１）を挟む位置にそれぞれ配置されている。
摘要翻译：（10）包括具有层压的多个柔性绝缘基板的基板主体（20），低背部（31），高背部（41,42）它配备了一个。基体（20）包括第一区域（201）和第二区域（202）。第一区域（201）在平面图中由第二区域（202）围绕并且具有比第二区域（202）更低的高度。低背部（31）安装在由第一区域（201）和第二区域（202）形成的凹部（81）的底部。高背部（41,42）内置于基板主体（20）的第二区域（202），并且位于包括低背部件产品（31）的安装表面在板体的高度方向上的位置的位置并且在俯视基板主体20时配置在夹着第一区域201的位置。

3. 发明申请

WO2015096365A1 PCB加工方法及PCB 审中-公开
公开(公告)号：WO2015096365A1
公开(公告)日：2015-07-02
申请号：PCT/CN2014/078052
申请日：2014-05-21
申请人：中兴通讯股份有限公司
发明人：易毕 , 马峰超 , 任永会 , 熊旺 , 王迎新
IPC分类号： H05K1/00 , H05K3/04
CPC分类号： H05K1/0298 , H05K1/09 , H05K1/115 , H05K3/0047 , H05K3/424 , H05K3/429 , H05K3/4611 , H05K3/4623 , H05K2201/10303 , H05K2203/0207 , H05K2203/16
摘要：　本发明公开了一种PCB加工方法及PCB。该方法包括：根据PCB设计要求，分别对组成PCB的各层PCB子板进行压合加工，并对PCB的最上层PCB子板进行钻孔和电镀，形成过孔；将各层PCB子板压合在一起，形成PCB，过孔形成用于安装连接器的盲孔，并在形成的PCB上进行钻孔并电镀，形成用于安装连接器的通孔，其中，盲孔的深度大于等于连接器的信号针的长度。借助于本发明的技术方案，可以使下层PCB之间wafer的间距增大1倍，从而可以使wafer间出线空间增大一倍。

4. 发明申请

WO2014127381A1 STRUCTURES FOR Z-AXIS INTERCONNECTION OF MULTILAYER ELECTRONIC SUBSTRATES 审中-公开
标题翻译：多层电子基板Z轴互连的结构
公开(公告)号：WO2014127381A1
公开(公告)日：2014-08-21
申请号：PCT/US2014/016999
申请日：2014-02-18
申请人： ORMET CIRCUITS, INC. , INTEGRAL TECHNOLOGY, INC.
发明人： HUNRATH, Christopher A , TRAN, Khang Duy , SHEARER, Catherine A , HOLCOMB, Kenneth C , FRIESEN, G Delbert
IPC分类号： H01L23/48
CPC分类号： H05K3/4069 , H05K3/4614 , H05K3/4623 , H05K3/4652 , H05K2201/0195 , H05K2201/10378 , H05K2203/1194
摘要： Invention z-axis interconnection structures provide a means to mechanically and electrically interconnect layers of metallization in electronic substrates reliably and in any configuration. Invention z-axis interconnection structures comprise a novel bonding film and conductive paste and one- and two-piece building block structures formed therefrom.
摘要翻译：本发明的z轴互连结构提供了一种在电子基板中可靠且以任何构造机械地和电气地互连金属化层的手段。本发明的z轴互连结构包括由其形成的新颖的接合膜和导电浆料以及由其形成的一体和两件式的构件结构。

5. 发明申请

WO2013087637A1 PROCÉDÉ DE RÉALISATION DE CARTE IMPRIMÉE 审中-公开
标题翻译：生产印刷电路板的工艺
公开(公告)号：WO2013087637A1
公开(公告)日：2013-06-20
申请号：PCT/EP2012/075105
申请日：2012-12-11
申请人： THALES
发明人： LEDAIN, Bernard , HENRIOT, Dominique , KERTESZ, Philippe
IPC分类号： H05K3/46
CPC分类号： H05K3/4623 , H05K1/0313 , H05K1/09 , H05K1/115 , H05K3/4614 , H05K2201/0129 , H05K2201/041 , H05K2201/10378 , H05K2203/063 , Y10T29/49124
摘要： L'invention concerne un procédé de réalisation d'une carte imprimée comprenant au moins deux circuits élémentaires (CE1, CE2), percés de trous (T CE1 ) métallisés dont l'ouverture est recouverte d'un premier métal et au moins une première couche intercalaire (Cl1), en matériau compressible, percée de trous (T Cl1 ) en vis-à-vis des circuits élémentaires (CE1, CE2) et dont l'ouverture est recouverte d'un deuxième métal, disposée entre les deux circuits élémentaires (CE1, CE2) et brasée à chacun des circuits (CE1, CE2) par thermo-diffusion des deux métaux formant un alliage à une température (T) de formation de l'alliage. On dispose au moins deux secondes couches intercalaires (CI2a, CI2b), les secondes couches ne recouvrant pas le premier et le deuxième métal, thermoplastiques et de température de fusion (Tf) supérieure à la température (T) de formation de l'alliage, entre la première couche intercalaire (Cl1) et lesdits circuits élémentaires (CE1, CE2).
摘要翻译：本发明涉及一种印刷电路板的制造方法，该印刷电路板包括至少两个基本电路（CE1，CE2），其中金属化孔（TCE1）的孔被第一金属和至少一个第一中间层（C11）覆盖，所述第一中间层（C11）被设置在两个基本电路（CE1，CE2）之间，所述可压缩材料与基本电路（CE1，CE2）相对的钻孔孔（TC11）和孔径被第二金属覆盖，并且通过在合金成形温度（T）下形成合金的两种金属的热扩散，钎焊到各回路（CE1，CE2）。在第一中间层（C11）和基本电路（CE1，CE2）之间设置至少两个具有高于合金成形温度（T）的熔点（Tf）的第二中间热塑性层（CI2a，CI2b），这些第二层不覆盖第一和第二金属。

6. 发明申请

WO2013065099A1 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板审中-公开
标题翻译：用于制造具有内置元件的衬底的方法以及使用其制造的内置元件的衬底
公开(公告)号：WO2013065099A1
公开(公告)日：2013-05-10
申请号：PCT/JP2011/075059
申请日：2011-10-31
申请人：株式会社メイコー , 清水良一 , 松本徹 , 長谷川琢哉 , 今村圭男
发明人：清水　良一 , 松本　徹 , 長谷川　琢哉 , 今村　圭男
IPC分类号： H05K3/46
CPC分类号： H05K3/4038 , H01L21/568 , H01L21/6835 , H01L23/544 , H01L24/19 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/82 , H01L24/83 , H01L24/92 , H01L2221/68359 , H01L2223/54426 , H01L2223/54486 , H01L2224/04105 , H01L2224/2741 , H01L2224/27436 , H01L2224/2919 , H01L2224/2929 , H01L2224/29387 , H01L2224/32245 , H01L2224/82039 , H01L2224/82132 , H01L2224/83005 , H01L2224/83132 , H01L2224/8314 , H01L2224/83192 , H01L2224/92144 , H01L2924/14 , H05K1/0266 , H05K1/0269 , H05K1/115 , H05K1/118 , H05K1/188 , H05K3/303 , H05K3/421 , H05K3/4602 , H05K3/4623 , H05K3/4652 , H05K2201/09063 , H05K2201/09918 , H05K2203/063 , H05K2203/0703 , H05K2203/1461 , Y02P70/613 , Y10T29/49165
摘要：　金属層（４）に形成されたメインマーク（Ａ，Ｂ）を基準にして電子部品（１４）を位置決めし、電子部品（１４）及び端子（２０）との間に接着層（１８）を介在させて金属層（４）の第２面（５）上に電子部品（１４）を搭載した後、電子部品（１４）及びメインマーク（Ａ，Ｂ）を絶縁基板（３４）内に埋設し、その後、金属層（４）の一部を除去し、メインマーク（Ａ，Ｂ）を露出させる第１のウィンドウ（Ｗ１）及び端子（２０）に対応する位置を含む接着層（１８）を露出させる第２のウィンドウ（Ｗ２）を形成し、露出したメインマーク（Ａ，Ｂ）を基準にして端子（２０）の位置を特定し、第２のウィンドウ（Ｗ２）から露出した接着層（１８）に端子（２０）まで到達するＬＶＨ（４６）を形成し、このＬＶＨ（４６）に銅めっきを施して形成した第１導通ビア（４７）を介して端子（２０）と電気的に接続された金属層（４）を配線パターン（５０）に形成する。
摘要翻译：通过在金属层（4）上形成的主要标记（A，B）作为参照来对准电子部件（14），电子部件（14）安装在金属层的第二表面（5）上（4）通过在金属层与电子部件（14）和端子（20）之间具有粘合剂层（18），然后将电子部件（14）和主要标记（A，B）嵌入到绝缘基板（34）。然后，去除金属层（4）的一部分，从其上暴露出主要标记（A，B）的第一窗口（W1）和从其中露出的第二窗口（W2），其中包括部分的粘合剂层（18）形成与端子（20）对应的位置。端子（20）的位置通过以下方式指定：作为参照，暴露的主标记（A，B），在粘合层中形成到达端子（20）的激光通孔（LVH）（46） 18），并且经由第一导电通孔（47）电连接到端子（20）的金属层（4）形成在布线图案（50）中，所述第一导电通孔具有通过用铜电镀LVH（46）而形成。

7. 发明申请

WO2013030931A1 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ审中-公开
标题翻译：层压烧结陶瓷基板和包含导线基板的半导体封装
公开(公告)号：WO2013030931A1
公开(公告)日：2013-03-07
申请号：PCT/JP2011/069475
申请日：2011-08-29
申请人：日本碍子株式会社 , 谷信 , 平井隆己 , 矢野信介 , 田邊大始
发明人：谷　信 , 平井　隆己 , 矢野　信介 , 田邊　大始
IPC分类号： H05K3/46
CPC分类号： H05K3/4629 , H01L23/49822 , H01L23/49838 , H01L23/5283 , H01L2924/0002 , H05K1/0242 , H05K3/4623 , H05K2201/09227 , H05K2201/09236 , H05K2201/098 , H05K2201/09827 , H01L2924/00
摘要：　本発明に係る積層焼結セラミック配線基板においては、面内導体の少なくとも一部がファインライン化されている。にもかかわらず、ファインライン化された面内導体の断面形状を台形とし、且つ当該台形状の断面の高さ（ａ）、下底の長さ（ｃ）及び上底の長さ（ｄ）、並びに基板の主面に平行な面内において隣り合う面内導体の台形状の断面の下底の間隔（ｂ）が特定の関係を満たすように構成することにより、配線のオープン（断線）が多発したり、高温高湿環境での信頼性が低下したりする等の問題を抑制することができる。即ち、本発明によれば、微細な配線層を有するにもかかわらず、低いオープン不良率及びショート不良率を有し、且つ高い高温高湿信頼性を有する、積層セラミック配線基板が提供される。また、かかる配線基板を使用することにより、高速化、小型化、及び低背化（薄型化）された信頼性の高い半導体パッケージが提供される。
摘要翻译：在这种层叠烧结陶瓷布线基板中，至少一些面内导体是精细的。然而，精细的面内导体的横截面形状被制成梯形; 以及梯形形状（a）的横截面的高度，下基部（c）的长度和上基部（d）的长度以及截面的下基部之间的间隔（b）在与基板的主表面平行的平面内相邻的面内导体的梯形形状构成为满足特定关系。由此，可以使诸如布线在诸如高温/高湿环境中经常变得开放（断裂）或变得不可靠的问题最小化的问题。本发明提供了一种层叠烧结陶瓷布线基板，其具有低开路或短路电路的缺陷发生率，同时具有优良的高湿度/高湿度可靠性，尽管具有精细的布线层。通过使用这种接线衬底，提供了一种更快，更紧凑，更薄，更薄的高可靠性半导体封装。

8. 发明申请

WO2008076635A2 STACKED FLIP-ASSEMBLED SEMICONDUCTOR CHIPS EMBEDDED IN THIN HYBRID SUBSTRATE 审中-公开
标题翻译：堆叠在薄型混合衬底中的堆叠式翻转组装半导体芯片
公开(公告)号：WO2008076635A2
公开(公告)日：2008-06-26
申请号：PCT/US2007/086433
申请日：2007-12-05
申请人： TEXAS INSTRUMENTS INCORPORATED , DUNNE, Rajiv, Carl
发明人： DUNNE, Rajiv, Carl
IPC分类号： H01L21/00 , H01L25/04
CPC分类号： H01L23/5389 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/00011 , H01L2924/00014 , H01L2924/01078 , H01L2924/01079 , H01L2924/01087 , H01L2924/15311 , H05K1/186 , H05K3/4602 , H05K3/4614 , H05K3/462 , H05K3/4623 , H05K2201/09518 , H05K2201/09536 , H05K2201/10515 , H05K2203/063 , H01L2924/00 , H01L2224/0401
摘要： A semiconductor system having a substrate (101) including a rigid insulating interposer (110) with a high modulus and a top (140) and a bottom (150) low-modulus tape with flip-attached semiconductor chips (120, 130). The assembled chips, with the passive surfaces facing each other, are located in an opening (114) of the interposer, which has a thickness (111) equal to or smaller than the sum of the assembled two chips. Adhesive material (160) holds the tapes parallel to the interposer and the chip surfaces together. Solder balls (180) and discrete components (170) may be attached to the outside surfaces of the tapes.
摘要翻译：一种具有衬底（101）的半导体系统，所述衬底包括具有高模量的刚性绝缘内插器（110）和具有倒装半导体的顶部（140）和底部（150）低模量带芯片（120,130）。具有彼此面对的被动表面的组装芯片位于内插器的开口（114）中，其具有等于或小于组装的两个芯片的总和的厚度（111）。粘合材料（160）将带平行于插入件和芯片表面保持在一起。焊球（180）和分立部件（170）可以连接到带的外表面。

9. 发明申请

WO2006028073A1 チップ部品型発光装置及びそのための配線基板审中-公开
标题翻译：芯片组件型发光装置及其相应的接线板
公开(公告)号：WO2006028073A1
公开(公告)日：2006-03-16
申请号：PCT/JP2005/016300
申请日：2005-09-06
申请人：日立エーアイシー株式会社 , 西田貴紀 , 磯田聡 , 杉浦良治 , 桜井正幸
发明人：西田貴紀 , 磯田聡 , 杉浦良治 , 桜井正幸
IPC分类号： H01L33/00
CPC分类号： H01L25/0753 , F21K9/00 , H01L33/60 , H01L33/62 , H01L33/642 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2924/01004 , H01L2924/01078 , H01L2924/01079 , H01L2924/12041 , H05K1/183 , H05K3/4623 , H05K3/4697 , H05K2201/09981 , H05K2201/10106 , H05K2201/2054 , H01L2924/00014 , H01L2924/00
摘要：　複数の発光素子を備え、高い光出力をより変換効率よく得ることが可能なチップ部品型発光装置及びそのための配線基板を提供する。　複数の発光ダイオード３０、３０…を絶縁基板の内部に搭載するチップ部品型発光装置は、ベース基板１０と、その上面に積層接着したリフレクター基板２０とを備えている。ベース基板には貫通穴１１が形成され、その裏面には厚い金属薄膜の放熱板１２形成され、その内周及び底部には反射膜１３が形成され、更に、配線パターン１４、１４…が形成される。一方、リフレクター基板２０には、ベース基板の貫通穴よりも径の大きな貫通穴２１が形成され、その内周面には反射膜２２が形成される。このフレクター基板は、ベース基板の上面に、その貫通穴を介して配線パターンの一部が露出する位置に配置接着され、配置された複数の発光ダイオードは、ベース基板上の配線パターンに接続されて実装される。
摘要翻译：提供了一种芯片部件型发光器件，其设置有用于以更高转换效率提供高光输出的多个发光元件和用于这种发光器件的布线板。在绝缘板内具有多个发光二极管（30,30 ...）的芯片部件型发光器件设置有基板（10）和反射板（20）基板在基板上形成有通孔（11），在通孔的背面形成有由厚金属膜构成的散热片（12），在内周形成有反射膜（13），散热器的底部和布线图案（14,14 ...）。在反射板（20）上，形成直径大于基板的通孔的通孔（21），在通孔的内周面形成有反射膜（22）。反射板在布线图案的一部分通过通孔暴露的位置处布置并结合在基板的上平面上，并且布置的发光二极管通过与基板上的布线图案相连接而安装。

10. 发明申请

WO2003023903A1 PRINTED WIRING BOARD WITH HIGH DENSITY INNER LAYER STRUCTURE 审中-公开
标题翻译：具有高密度内层结构的印刷布线板
公开(公告)号：WO2003023903A1
公开(公告)日：2003-03-20
申请号：PCT/US2002/028727
申请日：2002-09-09
申请人： HONEYWELL ADVANCED CIRCUITS, INC. , LEE, Bruce , SWOBODA, David
发明人： LEE, Bruce , SWOBODA, David
IPC分类号： H01R12/04
CPC分类号： H01R12/526 , H01R12/523 , H05K3/4623 , Y10T29/49155 , Y10T29/49165
摘要： A printed wiring board (PWB) (10) comprises an inner high density circuit routing component (100) laminated within the wiring board, and plated through holes (510, 520) electrically coupling the inner high density circuit to a conductive pattern located on a surface of the PWB. A preferred method for forming such a PWB comprises: providing a built up high density routing component (100); providing two wiring boards (200, 300); laminating the built up routing component between the two wiring boards; and using plated through holes (510, 520) to electrically connect a conductive portion (220, 320) of each of the wiring boards (200, 300) to the built up routing component (100).
摘要翻译：印刷电路板（PWB）（10）包括层叠在布线板内的内部高密度电路布线部件（100），以及电镀通孔（510,520），其将内部高密度电路电耦合到位于 PWB的表面。用于形成这种PWB的优选方法包括：提供建立的高密度路由组件（100）; 提供两个接线板（200,300）; 在两个接线板之间层叠建立的路由组件; 并且使用电镀通孔（510,520）将每个所述布线板（200,300）的导电部分（220,320）电连接到所述建立的布线部件（100）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式