专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2013146446A1 炭化珪素半導体素子及びその製造方法审中-公开
标题翻译：硅碳化硅半导体元件及其制造方法
公开(公告)号：WO2013146446A1
公开(公告)日：2013-10-03
申请号：PCT/JP2013/057740
申请日：2013-03-18
申请人：富士電機株式会社 , 独立行政法人産業技術総合研究所
发明人：辻　崇 , 木下　明将 , 福田　憲司
IPC分类号： H01L21/28 , H01L21/336 , H01L29/12 , H01L29/78
CPC分类号： H01L29/1608 , H01L21/0485 , H01L21/283 , H01L29/40 , H01L29/43 , H01L29/45 , H01L29/47 , H01L29/78 , H01L29/872
摘要：　炭化珪素基板上に、Ｎｉから成る薄層及びＴｉから成る薄層を堆積した後のシンタリングによって形成されたＮｉ 2 Ｓｉ層及びＴｉＣ層が、ＴｉＣ層がＮｉ 2 Ｓｉ層の表面に析出する構造となっている。さらに、このＴｉＣ層表面に、第一の薄膜としてＴｉ層、第二の薄膜としてＮｉ層を含む多層薄膜が形成された構造を有する。前記ＴｉＣ層と前記多層薄膜のＴｉ層との界面においてＴｉＣ由来のＣ組成比を１５％以上とする。これにより、ウェハダイシングとそれに引き続くダイシングテープからのピックアップ後にも剥離を生ずることのない炭化珪素半導体素子を提供することができる。
摘要翻译：在由碳化硅基板上沉积由Ni形成的薄层和由Ti形成的薄膜后，通过烧结形成的Ni 2 Si层和TiC层使得TiC层在Ni2Si层的表面上析出。此外，在该TiC层表面上形成含有作为第一薄膜的Ti层和作为第二薄膜的Ni层的多层薄膜。在TiC层与多层薄膜的Ti层之间的界面处，来自TiC的C的组成比为15％以上。结果，提供了一种碳化硅半导体元件，其在晶片切割期间不会发生剥离，或者在切割之后执行从切割带拾取之后。

2. 发明申请

WO2019085835A1 一种适用于功率半导体器件的超级场板结构及其应用审中-公开
公开(公告)号：WO2019085835A1
公开(公告)日：2019-05-09
申请号：PCT/CN2018/112150
申请日：2018-10-26
申请人：济南大学
发明人：张春伟 , 李阳 , 岳文静 , 李志明 , 付小倩
IPC分类号： H01L29/40 , H01L29/78
CPC分类号： H01L29/40 , H01L29/78
摘要：一种适用于功率半导体器件的超级场板结构及其应用，包括：可调型场板（131-133）和调节电容，调节电容的其中一个电极（141-413）与可调型场板（131-133）相连或者直接采用可调型场板（131-133）作为电极，调节电容的另一个电极（151-153）通过金属互连线（16）与功率半导体器件中电位最低的电极相连，可调型场板（131-133）设置于功率半导体器件介质层（8）的表面；通过设置调节电容电极的尺寸，能够调节可调型场板（131-133）上的感应电荷量和感应电位，使得与超级场板结构相对应位置的漂移区（3）内获得均匀的横向电场分布。通过超级场板中调节电容的大小设计可以改变超级场板中可调型场板（131-133）的感应电位和感应电荷量，进而改变超级场板对功率半导体器件漂移区（3）的电场调节作用大小，使漂移区（3）获得均匀的横向电场分布。

3. 发明申请

WO2015198435A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2015198435A1
公开(公告)日：2015-12-30
申请号：PCT/JP2014/066941
申请日：2014-06-26
申请人：三菱電機株式会社
发明人：神戸　伸介 , 河本　厚信 , 山本　剛司
IPC分类号： H01L29/78 , H01L21/3205 , H01L21/60 , H01L21/768 , H01L23/522 , H01L27/04 , H01L29/06 , H01L29/12 , H01L29/739
CPC分类号： H01L24/05 , F02P3/0552 , F02P5/145 , H01L23/4824 , H01L24/45 , H01L24/48 , H01L24/85 , H01L27/04 , H01L27/0629 , H01L27/0664 , H01L29/06 , H01L29/0619 , H01L29/0638 , H01L29/0696 , H01L29/08 , H01L29/10 , H01L29/1095 , H01L29/12 , H01L29/1608 , H01L29/40 , H01L29/402 , H01L29/417 , H01L29/739 , H01L29/7395 , H01L29/7397 , H01L29/78 , H01L2224/04042 , H01L2224/05013 , H01L2224/05015 , H01L2224/0502 , H01L2224/05552 , H01L2224/05553 , H01L2224/05554 , H01L2224/05555 , H01L2224/0556 , H01L2224/45124 , H01L2224/4847 , H01L2224/85205 , H01L2924/10253 , H01L2924/10272 , H01L2924/13055 , H01L2924/13091 , H01L2924/351 , H01L2924/00 , H01L2924/00014 , H01L2924/00012
摘要：　本発明は、面内における電流分布の偏りを解消することが可能な半導体装置を提供することを目的とする。本発明による半導体装置は、半導体基板（９）上に複数のトランジスタのセルが配置されたトランジスタセル領域（３７）を有する半導体装置（１）であって、半導体基板（９）上にトランジスタセル領域（３７）を避けて配置され、かつ各セルの一方電流電極と電気的に接続された電極パッド（２）を備え、トランジスタセル領域（３７）は、電極パッド（２）からの距離に依存して電流駆動能力が異なる複数の領域（６，７，８）からなることを特徴とする。
摘要翻译：本发明的目的是提供一种能够解决平面中的电流分布的任何不平衡的半导体器件。根据本发明的半导体器件（1）具有在半导体衬底（9）上设置多个晶体管单元的晶体管单元区域（37），其特征在于：电极焊盘（2）设置在半导体基板（9）上，但不设置在晶体管单元区域（37）中，电极焊盘（2）与每个单元的一个电流电极电连接; 并且所述晶体管单元区域（37）包括其中所述电流驱动能力根据与所述电极焊盘（2）的距离而不同的多个区域（6,7,8）。

4. 发明申请

WO2017111959A1 PROJECTING CONTACTS AND METHOD FOR MAKING THE SAME 审中-公开
标题翻译：投影联系人和制作方法
公开(公告)号：WO2017111959A1
公开(公告)日：2017-06-29
申请号：PCT/US2015/067468
申请日：2015-12-22
申请人： INTEL CORPORATION , KIM, Dae-Woo , SHARAN, Sujit , MAHAJAN, Ravindranath, V.
发明人： KIM, Dae-Woo , SHARAN, Sujit , MAHAJAN, Ravindranath, V.
IPC分类号： H01L29/40 , H01L25/03 , H01L29/66
CPC分类号： H01L23/585 , H01L29/40 , H01L29/66
摘要： A package assembly includes a substrate extending from a first substrate end to a second substrate end. A plurality of conductive traces extend along the substrate. A plurality of contacts are coupled with the respective conductive traces of the plurality of conductive traces. Each of the contacts of the plurality of contacts includes a contact pad coupled with a respective conductive trace of the plurality of conductive traces, and a contact post coupled with the contact pad, the contact post extends from the contact pad. A package cover layer is coupled over the plurality of contact posts. The plurality of contact posts are configured to penetrate the package cover layer and extend to a raised location above the package cover layer.
摘要翻译：封装组件包括从第一衬底端延伸到第二衬底端的衬底。多个导电迹线沿着衬底延伸。多个触点与多个导电迹线的各个导电迹线耦合。多个接触件中的每一个接触件包括与多个导电迹线中的相应导电迹线耦合的接触焊盘以及与接触焊盘耦接的接触柱，接触柱从接触焊盘延伸。封装覆盖层耦合在多个接触柱上。多个接触柱被配置为穿透封装覆盖层并延伸到封装覆盖层上方的凸起位置。

5. 发明申请

WO2015182124A1 シリコン材料及び二次電池の負極审中-公开
标题翻译：硅材料和二次电池负极
公开(公告)号：WO2015182124A1
公开(公告)日：2015-12-03
申请号：PCT/JP2015/002653
申请日：2015-05-26
申请人：株式会社豊田自動織機
发明人：毛利　敬史 , 原田　正則 , 仲西　正孝 , 大島　弘樹 , 合田　信弘
IPC分类号： C01B33/02 , H01M4/36 , H01M4/38 , H01M4/48
CPC分类号： H01M4/02 , C01B33/021 , H01L29/40 , H01M4/134 , H01M4/362 , H01M4/386 , H01M4/483 , H01M10/02 , H01M2004/021
摘要：　負極活物質として有用なシリコン材料を提供する。　Si/O原子比が1/0.5を超えかつ1/0.1以下の範囲にあり、バンドギャップが1.1eVを超えかつ2.1eV以下の範囲にあるシリコン材料。このシリコン材料を負極活物質として用いた二次電池は、寿命が長い。
摘要翻译：提供了可用作负极活性物质的硅材料。 Si / O原子比高于1 / 0.5且等于或低于1 / 0.1且大于1.1eV且等于或小于2.1eV的带隙的硅材料。使用该硅材料作为负极活性物质的二次电池具有较长的使用寿命。

6. 发明申请

WO2013031751A1 導電性ペースト、半導体装置用電極、半導体装置および半導体装置の製造方法审中-公开
标题翻译：导电胶，用于半导体器件的电极，半导体器件和用于制造半导体器件的方法
公开(公告)号：WO2013031751A1
公开(公告)日：2013-03-07
申请号：PCT/JP2012/071649
申请日：2012-08-28
申请人：シャープ株式会社 , 田中聡
发明人：田中　聡
IPC分类号： H01B1/20 , H01B1/00 , H01L21/28 , H01L21/288 , H01L31/04
CPC分类号： H01B1/16 , H01B1/20 , H01B1/22 , H01L21/223 , H01L21/28 , H01L29/40 , H01L31/022425 , H01L31/068 , H01L31/1804 , Y02E10/547 , Y02P70/521
摘要：　複数の導電性粒子（２１）からなる導電性粉末と、複数の銀粒子（２２）からなる銀粉末とを含む導電性ペースト（７）であって、導電性粒子（２１）は、セラミックスからなる基材（２１ａ）と、基材（２１ａ）の外表面の少なくとも一部を被覆する導電層（２１ｂ）とを有しており、導電性粒子（２１）全体の質量に対する導電層（２１ｂ）の質量の割合が１０質量％以上であって、導電性粉末と銀粉末との合計質量に対する導電性粉末の質量の割合が２５質量％以下である導電性ペースト（７）、それを用いて作製される半導体装置用電極（７１，８１）、半導体装置（１０）および半導体装置（１０）の製造方法である。
摘要翻译：一种导电浆料（7），其包含由多个导电颗粒（21）和由多个银颗粒（22）组成的银粉末组成的导电粉末。每个导电颗粒（21）具有由陶瓷形成的基部（21a）和覆盖基部（21a）的外表面的至少一部分的导电层（21b）。导电层（21b）的质量与导电性粒子（21）的总质量的比率为10质量％以上，导电性粉末的质量与导电性粉末的总质量的比例银粉为25质量％以下。用于半导体器件的电极（71,81），所述电极使用导电膏（7）制造; 半导体器件（10）; 和半导体装置（10）的制造方法。

7. 发明申请

WO2019007346A1 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法审中-公开
公开(公告)号：WO2019007346A1
公开(公告)日：2019-01-10
申请号：PCT/CN2018/094365
申请日：2018-07-03
申请人：无锡华润上华科技有限公司
发明人：祁树坤 , 孙贵鹏
IPC分类号： H01L29/40 , H01L29/78 , H01L21/336
CPC分类号： H01L29/40 , H01L29/78
摘要：一种具有沟槽内渐变厚度的场板结构的半导体器件的制造方法，包括：步骤A，在晶圆表面形成沟槽；步骤 B，通过淀积向沟槽内填充氧化硅；步骤C，将沟槽内的氧化硅通过刻蚀去除掉表面的一部分；步骤 D，通过热氧化在沟槽顶部的拐角处形成氧化硅拐角结构；步骤 E，在晶圆表面淀积含氮化合物；步骤 F，干法刻蚀含氮化合物，氧化硅拐角结构表面形成向沟槽内延伸的含氮化合物侧壁残留；步骤 G，以含氮化合物侧壁残留为掩膜，通过刻蚀去除掉沟槽内的氧化硅表面的一部分；依次重复执行步骤E至步骤 G，直至将沟槽内的氧化硅刻蚀至所需的底部氧化硅厚度；步骤 H，去除沟槽内的含氮化合物；步骤 I，向沟槽内填入多晶硅。

8. 发明申请

WO2017067157A1 一种提高锗硅源漏区质量的制造方法审中-公开
公开(公告)号：WO2017067157A1
公开(公告)日：2017-04-27
申请号：PCT/CN2016/082317
申请日：2016-05-17
申请人：上海集成电路研发中心有限公司
发明人：钟旻
IPC分类号： H01L21/28 , H01L29/40 , H01L29/78
CPC分类号： H01L21/28 , H01L29/40 , H01L29/78
摘要：一种提高SiGe源/漏区质量的制造方法，首先提供形成有栅极（304，404）的N型硅衬底（301，401），并在该硅衬底（301，401）上刻蚀出将要形成源/漏区的凹槽（303，403）（S01）；接着在凹槽（303，403）中外延生长低Ge浓度的SiGe缓冲层（305，405）（S02）；然后在缓冲层（305，405）上外延生长高Ge浓度的SiGe主体层（306，406）（S3）；最后在主体层（306，406）上外延生长低Ge浓度的SiGe盖帽层（307，407），形成具有SiGe的PMOS源/漏区（S04）。通过外延生长低Ge浓度的SiGe盖帽层，有效加快了盖帽层在高Ge浓度的SiGe主体层上的生长速率，从而解决SiGe主体层的晶面上盖帽层包覆性差的问题，增强了工艺稳定性，从而提升器件性能。

9. 发明申请

WO2016056750A1 SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2016056750A1
公开(公告)日：2016-04-14
申请号：PCT/KR2015/009228
申请日：2015-09-02
申请人： LG ELECTRONICS INC.
发明人： YUH, Hwankuk
IPC分类号： H01L33/62 , H01L33/36
CPC分类号： H01L33/385 , H01L24/03 , H01L25/0753 , H01L29/40 , H01L33/0079 , H01L33/0095 , H01L33/20 , H01L33/382 , H01L33/42 , H01L33/44 , H01L33/62 , H01L2224/03001 , H01L2933/0016
摘要： A semiconductor device including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer which are sequentially stacked; a first conductivity type upper electrode portion and a first conductivity type lower electrode portion disposed to correspond to each other with the first conductivity type semiconductor layer interposed therebetween; a second conductivity type upper electrode portion and a second conductivity type lower electrode portion disposed to correspond to each other with the first and second conductivity type semiconductor layers interposed therebetween; and a second conductivity type electrode connection portion electrically connecting the second conductivity type upper electrode portion and the second conductivity type lower electrode portion.
摘要翻译：一种半导体器件，包括依次堆叠的第一导电类型半导体层，有源层和第二导电类型半导体层; 第一导电类型上电极部分和第一导电类型下电极部分，设置成彼此对应，第一导电类型半导体层插入其间; 第二导电类型上电极部分和第二导电类型下电极部分，其设置成彼此对应，第一和第二导电类型半导体层插入其间; 以及电连接第二导电型上电极部和第二导电型下电极部的第二导电型电极连接部。

10. 发明申请

WO2013073574A1 半導体装置およびその製造方法、電子部品审中-公开
标题翻译：半导体器件，其制造方法以及电子元件
公开(公告)号：WO2013073574A1
公开(公告)日：2013-05-23
申请号：PCT/JP2012/079509
申请日：2012-11-14
申请人：ローム株式会社
发明人：三橋　敏郎
IPC分类号： H01L21/3205 , H01L21/768 , H01L23/522 , H01L25/065 , H01L25/07 , H01L25/18
CPC分类号： H01L23/485 , H01L21/28158 , H01L21/486 , H01L21/76877 , H01L21/76898 , H01L23/147 , H01L23/3114 , H01L23/3128 , H01L23/481 , H01L23/49827 , H01L24/10 , H01L25/065 , H01L25/0657 , H01L25/07 , H01L25/18 , H01L29/40 , H01L2224/16145 , H01L2224/16225 , H01L2224/16235 , H01L2224/17181 , H01L2924/13091 , H01L2924/15311 , H01L2924/15788 , H01L2924/00
摘要：【課題】貫通電極におけるボイドの発生を防止することができ、従来に比べて信頼性の高い半導体装置およびその製造方法、ならびに電子部品を提供すること。【解決手段】Ｓｉ基板２９上のゲート絶縁膜３０上に電極層５１を形成する。ゲート絶縁膜３０上に層間絶縁膜３１を形成した後、ダマシン法により電極層５１と同一パターンの下側配線４２と、反対パターンの下側絶縁膜４３を含む下側パッド４０を形成する。次に、貫通孔５９を形成し、同時に、貫通孔５９内に下側絶縁膜４３と同一パターンの突出部６０が形成された第１層間絶縁膜３２を露出させる。そして、突出部６０の一部がエッチング残渣として残るように第１層間絶縁膜３２をエッチングした後、ビア絶縁膜３８を形成し、貫通孔５９の底面のビア絶縁膜３８をエッチングする。次に、貫通孔５９のビア絶縁膜３８の内側に電極材料をめっき成長させることにより、貫通電極１７を形成する。
摘要翻译：本发明提供一种半导体器件，其能够防止通孔中的空隙的形成，与现有的半导体器件相比具有较高的可靠性; 一种半导体器件的制造方法; 和电子元件。 [解决方案]在Si衬底（29）上的栅极绝缘膜（30）上形成电极层（51）。在栅极绝缘膜（30）上形成层间绝缘膜（31）之后，包括与电极层（51）相同图案的下布线（42）的下焊盘（40）通过大马士革法形成与电极层（51）的图案相反的图案的绝缘膜（43）。接下来，形成通孔（59），设置有与下绝缘膜（43）相同图案的突出部（60）的第一层间绝缘膜（32）暴露在通孔（59）。在蚀刻第一层间绝缘膜（32）以使得突出部分（60）的一部分保留为蚀刻残留物之后，形成通孔绝缘膜（38），并且通孔绝缘膜（38）位于通孔孔（59）被蚀刻。之后，通孔（59）上的通孔绝缘膜（38）的内侧的电极材料电镀形成贯通电极（17）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式