专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2012121336A1 電子部品用接着剤及び半導体チップ実装体の製造方法审中-公开
标题翻译：电子部件用粘合剂及半导体芯片安装的制造方法
公开(公告)号：WO2012121336A1
公开(公告)日：2012-09-13
申请号：PCT/JP2012/055985
申请日：2012-03-08
申请人：積水化学工業株式会社 , ディラオカ-ルアルビン , 早川明伸 , 定永周治郎 , 畠井宗宏
发明人：ディラオ　カ－ル　アルビン , 早川　明伸 , 定永　周治郎 , 畠井　宗宏
IPC分类号： H01L21/60 , C09J11/04 , C09J163/00 , C09J185/00 , C09J201/00 , C09J201/02 , H01L23/29 , H01L23/31
CPC分类号： H01L24/26 , C08K9/04 , C08K9/06 , C09J11/04 , H01L24/29 , H01L24/81 , H01L24/83 , H01L2224/2929 , H01L2224/29386 , H01L2224/73204 , H01L2224/81191 , H01L2224/83192 , H01L2224/83855 , H01L2924/00014 , H01L2924/351 , H01L2924/3512 , H01L2924/00 , H01L2224/13099
摘要：本発明は、ボイドの発生を抑制し、かつ、半導体チップ上面への這い上がりを生じにくい電子部品用接着剤を提供することを目的とする。また、本発明は、該電子部品用接着剤を用いた半導体チップ実装体の製造方法を提供することを目的とする。本発明は、硬化性化合物と、硬化剤と、無機充填剤とを含有する電子部品用接着剤であって、２５℃でＥ型粘度計を用いて測定した５ｒｐｍでの粘度をＡ１（Ｐａ・ｓ）、０．５ｒｐｍでの粘度をＡ２（Ｐａ・ｓ）としたとき、Ａ１とＡ２／Ａ１とが図１の実線及び破線で囲まれた範囲内（ただし、実線上は含むが破線上は含まない）であり、前記硬化性化合物１００重量部に対して、前記硬化剤の配合量が５～１５０重量部、前記無機充填剤の配合量が６０～４００重量部である電子部品用接着剤である。
摘要翻译：本发明的一个目的是提供一种用于电子部件的粘合剂，其抑制空隙的形成并且不会在半导体芯片表面上堆积。此外，本发明的另一个目的是提供一种使用电子部件用粘合剂的半导体芯片安装件的制造方法。含有可固化化合物，固化剂和无机填料的电子部件用粘合剂，其中，如果A1表示通过使用E型粘度计在25℃下测定的5rpm时的粘度（Pa·s）和A2 表示在0.5rpm时的粘度（Pa·s），则A1和A2 / A1在图1中的实线和虚线所示的范围内（包括实线本身但是不包括虚线本身）。固化剂的含量为5-150重量份，无机填料的含量相对于当前组成为100重量份，为60〜400重量份。

2. 发明申请

WO2011112301A3 SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING SAME 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2011112301A3
公开(公告)日：2011-11-24
申请号：PCT/US2011023993
申请日：2011-02-08
申请人： FREESCALE SEMICONDUCTOR INC , KARLIN LISA H , LIU LIANJUN , PAMATAT ALEX P , WINEBARGER PAUL M
发明人： KARLIN LISA H , LIU LIANJUN , PAMATAT ALEX P , WINEBARGER PAUL M
IPC分类号： H01L21/50
CPC分类号： B81B3/0018 , B81B7/007 , H01L21/50 , H01L21/78 , H01L23/04 , H01L24/94 , H01L24/97 , H01L2224/94 , H01L2224/97 , H01L2924/1461 , H01L24/03 , H01L24/26 , H01L24/83 , H01L2224/83 , H01L2224/03 , H01L2224/27
摘要： A wafer structure (88) includes a device wafer (20) and a cap wafer (60). Semiconductor dies (22) on the device wafer (20) each include a microelectronic device (26) and terminal elements (28, 30). Barriers (36, 52) are positioned in inactive regions (32, 50) of the device wafer (20). The cap wafer (60) is coupled to the device wafer (20) and covers the semiconductor dies (22). Portions (72) of the cap wafer (60) are removed to expose the terminal elements (28, 30). The barriers (36, 52) may be taller than the elements (28, 30) and function to prevent the portions (72) from contacting the terminal elements (28, 30) when the portions (72) are removed. The wafer structure (88) is singulated to form multiple semiconductor devices (89), each device (89) including the microelectronic device (26) covered by a section of the cap wafer (60) and terminal elements (28, 30) exposed from the cap wafer (60).
摘要翻译：晶片结构（88）包括器件晶片（20）和帽晶片（60）。器件晶片（20）上的半导体管芯（22）各自包括微电子器件（26）和端子元件（28,30）。阻挡层（36,52）位于器件晶片（20）的不活动区域（32,50）中。帽晶片（60）耦合到器件晶片（20）并覆盖半导体管芯（22）。帽晶片（60）的部分（72）被移除以露出端子元件（28,30）。屏障（36,52）可以高于元件（28,30），并且用于在部分（72）被移除时防止部分（72）接触端子元件（28,30）。晶片结构（88）被单个化以形成多个半导体器件（89），每个器件（89）包括由帽晶片（60）的一部分覆盖的微电子器件（26）和从盖晶片（60）。

3. 发明申请

WO2011090570A2 SEMICONDUCTOR PACKAGE WITH EMBEDDED DIE AND ITS METHODS OF FABRICATION 审中-公开
标题翻译：具有嵌入式DIE的半导体封装及其制造方法
公开(公告)号：WO2011090570A2
公开(公告)日：2011-07-28
申请号：PCT/US2010/059237
申请日：2010-12-07
申请人： INTEL CORPORATION , GUZEK, John, Stephen , GONZALEZ, Javier, Soto , WATTS, Nicholas, R. , NALLA, Ravi, K.
发明人： GUZEK, John, Stephen , GONZALEZ, Javier, Soto , WATTS, Nicholas, R. , NALLA, Ravi, K.
IPC分类号： H01L23/12 , H01L23/48
CPC分类号： H01L24/11 , H01L21/56 , H01L21/568 , H01L21/6835 , H01L21/768 , H01L23/315 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L23/5389 , H01L24/19 , H01L24/26 , H01L24/27 , H01L24/48 , H01L24/73 , H01L24/83 , H01L25/03 , H01L25/074 , H01L25/105 , H01L25/117 , H01L2221/68345 , H01L2224/03462 , H01L2224/0401 , H01L2224/11831 , H01L2224/12105 , H01L2224/13025 , H01L2224/131 , H01L2224/16225 , H01L2224/16227 , H01L2224/24145 , H01L2224/24227 , H01L2224/26 , H01L2224/27312 , H01L2224/2732 , H01L2224/32145 , H01L2224/32225 , H01L2224/451 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/73267 , H01L2224/821 , H01L2224/83192 , H01L2224/83874 , H01L2224/92132 , H01L2225/1035 , H01L2225/1058 , H01L2924/00014 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/12042 , H01L2924/14 , H01L2924/15153 , H01L2924/1517 , H01L2924/15311 , H01L2924/181 , H01L2924/18162 , H01L2924/3511 , H01L2924/40252 , H01L2924/40407 , H01L2924/40501 , H05K1/185 , H05K3/4682 , H05K2201/10477 , H05K2203/0152 , H01L2924/00012 , H01L2924/00 , H01L2224/45099
摘要： Embodiments of the present invention describe a semiconductor package having an embedded die. The semiconductor package comprises a coreless substrate that contains the embedded die. The semiconductor package provides die stacking or package stacking capabilities. Furthermore, embodiments of the present invention describe a method of fabricating the semiconductor package that minimizes assembly costs.
摘要翻译：本发明的实施例描述了具有嵌入式管芯的半导体封装。该半导体封装包括一个包含嵌入式裸片的无芯基板。半导体封装提供管芯堆叠或封装堆叠功能。此外，本发明的实施例描述了一种制造半导体封装的方法，其使组装成本最小化。

4. 发明申请

WO2009096454A1 チップ搭載方法およびチップ搭載装置审中-公开
标题翻译：芯片安装方法和芯片安装设备
公开(公告)号：WO2009096454A1
公开(公告)日：2009-08-06
申请号：PCT/JP2009/051433
申请日：2009-01-29
申请人：東レエンジニアリング株式会社 , 寺田勝美
发明人：寺田勝美
IPC分类号： H01L21/52 , H01L21/60
CPC分类号： H01L21/681 , H01L21/67144 , H01L23/544 , H01L24/26 , H01L24/75 , H01L24/83 , H01L2223/54426 , H01L2223/5448 , H01L2224/83121 , H01L2224/8385 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/07802 , H01L2924/14 , H01L2924/15788 , H01L2924/00
摘要：　チップ保持手段（１２）上に載置したチップ（２）の上面側、下面側のアライメントマークをチップ上面認識手段（１３）およびチップ下面認識手段（９）で認識し、認識したマークの相対位置関係を記憶し、チップ（２）を基板（３）への搭載のためにボンディングヘッド（６）の位置まで搬送して該ボンディングヘッド（６）に吸着保持させ、チップ（２）を基板（３）に搭載する前に、チップの下面側アライメントマークを搭載前チップ下面認識手段で認識するとともに、基板のアライメントマークを搭載前基板認識手段で認識し、記憶されている上記相対位置関係に基づいて、チップの上面側アライメントマークを基準にチップと基板の位置合わせを行ってチップを基板に搭載する方法において、チップ下面認識手段と搭載前チップ下面認識手段を移動可能な同一の認識手段で構成して、認識手段が異なる場合の分解能の差に起因する位置合わせ誤差の発生を防止するようにしたチップ搭載方法および装置を提供する。
摘要翻译：提供了一种芯片安装方法和装置，其中放置在芯片保持装置（12）上的芯片（2）的上表面和下表面上的对准标记由芯片上表面识别装置（13）和芯片下表面识别装置（9）存储识别标记之间的相对位置关系，将芯片（2）转移到用于将芯片安装在基板（3）上的接合头（6）的位置，芯片由粘合头（6）通过吸力保持。在将芯片（2）安装在基板（3）上之前，通过预安装芯片下表面识别装置识别芯片的下表面对准标记，并且通过预安装来识别基板的对准标记基板识别装置。然后，基于存储的相对位置关系，芯片和基板彼此对准，芯片上表面上的对准标记作为参考，芯片安装在基板上。芯片下表面识别装置和预安装芯片下表面识别装置由相同的可移动识别装置构成，并且消除了由于使用不同识别装置时产生的分辨率差异引起的对准误差。

5. 发明申请

WO2007054868A2 ASSEMBLING LIGHTING ELEMENTS ONTO A SUBSTRATE 审中-公开
标题翻译：将照明元件组装到基板上
公开(公告)号：WO2007054868A2
公开(公告)日：2007-05-18
申请号：PCT/IB2006054083
申请日：2006-11-03
申请人： PHILIPS INTELLECTUAL PROPERTY , KONINKL PHILIPS ELECTRONICS NV , SCHUG JOSEF ANDREAS
发明人： SCHUG JOSEF ANDREAS
IPC分类号： H01L33/60
CPC分类号： H05K3/303 , H01L21/6835 , H01L24/26 , H01L24/83 , H01L33/60 , H01L2221/68309 , H01L2224/83801 , H01L2924/01015 , H01L2924/01033 , H01L2924/01075 , H01L2924/01082 , H01L2924/014 , H01L2924/12041 , H05K3/341 , H05K2201/10106 , H05K2203/0173 , Y02P70/613 , Y10T156/10 , H01L2924/00
摘要： The present application relates to assembling a lighting element (20) onto a substrate (28). To enable exact positioning of the lighting element (20) and further optical components (30), there is provided aligning the lighting element (20) with a support element (22) within one mounting plane P, surface mounting the lighting element (20) together with the support element (22) onto a substrate (28) within one step, and mounting a further component (30) onto the support element (22) such that no mechanical stress is applied to the lighting element (20).
摘要翻译：本申请涉及将照明元件（20）组装到基板（28）上。为了能够精确地定位照明元件（20）和另外的光学部件（30），在一个安装平面P内安装照明元件（20）的表面将照明元件（20）与支撑元件（22）对准，在一个步骤内将支撑元件（22）与支撑元件（22）一起安装到基板（28）上，并且将另外的部件（30）安装到支撑元件（22）上，使得不对机械应力施加到照明元件（20）。

6. 发明申请

WO2006047052A1 METHOD FOR PLASMA ENHANCED BONDING AND BONDED STRUCTURES FORMED BY PLASMA ENHANCED BONDING 审中-公开
标题翻译：等离子体增强结合形成的等离子体增强粘结和粘结结构的方法
公开(公告)号：WO2006047052A1
公开(公告)日：2006-05-04
申请号：PCT/US2005/035772
申请日：2005-10-04
申请人： HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P. , CHEN, Chien-Hua , SNYDER, Barry C. , HELLEKSON, Ronald A.
发明人： CHEN, Chien-Hua , SNYDER, Barry C. , HELLEKSON, Ronald A.
IPC分类号： B41J2/16 , H01L21/20 , H01L21/58
CPC分类号： H01L24/83 , B41J2/1603 , B41J2/1623 , H01L21/2007 , H01L24/26 , H01L2224/8385 , H01L2924/01006 , H01L2924/01013 , H01L2924/01018 , H01L2924/01024 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01049 , H01L2924/0105 , H01L2924/01067 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/07802 , H01L2924/09701 , H01L2924/10329 , H01L2924/12042 , H01L2924/14 , H01L2924/1461 , H01L2924/30107 , H01L2924/00
摘要： An electronic device comprises a substrate (110) comprising a first surface and a second surface, a substrate carrier (105) comprising a first surface and a second surface, and an inorganic material (120) bonding the second surface of the substrate (110) and the second surface of the substrate carrier (105).
摘要翻译：一种电子器件包括：包括第一表面和第二表面的衬底（110），包括第一表面和第二表面的衬底载体（105）和结合衬底（110）的第二表面的无机材料（120）和衬底载体（105）的第二表面。

7. 发明申请

WO2006005327A2 METHOD AND DEVICE FOR THE ALTERNATE CONTACTING OF TWO WAFERS 审中-公开
标题翻译：方法和设备相互接触两块基板
公开(公告)号：WO2006005327A2
公开(公告)日：2006-01-19
申请号：PCT/DE2005001230
申请日：2005-07-11
申请人： PAC TECH GMBH , ZAKEL ELKE , AZDASHT GHASSEM
发明人： ZAKEL ELKE , AZDASHT GHASSEM
IPC分类号： H01L21/60
CPC分类号： H01L24/26 , H01L24/80 , H01L24/83 , H01L25/50 , H01L2224/83224 , H01L2224/83801 , H01L2924/01015 , H01L2924/01033 , H01L2924/01057 , H01L2924/19043
摘要： The invention relates to a device for the alternate contacting of two wafer-like component/composite arrangements of a number of connected similar components, in particular of a semiconductor wafer (12) with a functional component wafer (14), for the generation of electronic modules on wafer planes, whereby the component/composite arrangements are each arranged on a mounting device (11; 13) and the contact pressure necessary for contact between contact metallisations for contacting on the component/composite arrangements is generated by a vacuum in a contact chamber, defined by the mounting devices, housing the component/composite arrangements and the contacting of the contact metallisations is achieved by a back energising of a component/composite arrangement.
摘要翻译：的方法和装置与功能元件的晶片（14），相同的部件形成的多个连续的两个晶片载型组分复合结构的相互接触，尤其是半导体晶片（12），以产生在晶片级的电子组件，其中，所述Bauelement- 复合组件上的Aufnahmeeinrich每个处理（11; 13）被布置和所必需的之间产生接触压力的接触要被粘合在一起的部件的复合结构的接触金属化，使得在组件的复合结构接收，由接收定义装置的接触面积产生真空是，并且接触金属化的由部件复合配置的后冲击能量的接触。

8. 发明申请

WO2002058876A1 VERFAHREN ZUR HERSTELLUNG EINER VERBINDUNG, VORRICHTUNG UND LEISTUNGSHALBLEITERBAUELEMENT 审中-公开
标题翻译：制造方法连接，设备及功率半导体元件
公开(公告)号：WO2002058876A1
公开(公告)日：2002-08-01
申请号：PCT/DE2002/000231
申请日：2002-01-24
申请人： ROBERT BOSCH GMBH , RESCHNAR, Wilfried , NICKEL, Manfred , HAUSCHILD, Frank-Dieter , HAMSEN, Antonius , GRAF, Carsten , RAUTZENBERG, Bernd
发明人： RESCHNAR, Wilfried , NICKEL, Manfred , HAUSCHILD, Frank-Dieter , HAMSEN, Antonius , GRAF, Carsten , RAUTZENBERG, Bernd
IPC分类号： B23K1/00
CPC分类号： H01L24/83 , H01L24/26 , H01L2224/8319 , H01L2224/83801 , H01L2924/01005 , H01L2924/0102 , H01L2924/01082 , H01L2924/014
摘要： Es wird ein Verfahren zur Herstellung einer Verbindung, eine Vorrichtung und ein Leistungshalbleiterbauelement vorgeschlagen, wobei eine Verbindung zwischen einer ersten Kontaktfläche (11) und einer zweiten Kontaktfläche (19) hergestellt wird, wobei die zweite Kontaktfläche (19) einen ersten Bereich (21) aufweist und wobei die zweite Kontaktfläche (19) einen zweiten Bereich (22) aufweist, wobei ein Verbindungsmittel (8) im ersten Bereich (21) auf die zweite Kontaktfläche (19) aufgebracht wird, wobei die erste Kontaktfläche (11) relativ zum zweiten Bereich (22) positioniert wird und wobei das Verbindungsmittel (8) aufgeschmolzen wird und die Verbindung hergestellt wird.
摘要翻译：它提出了一种方法，用于制备化合物，装置和一个功率半导体器件，其特征在于，制得的第一接触表面之间的连接（11）和一个第二接触表面（19），所述第二接触表面（19）具有第一部分（21）并且其中，所述第二接触表面（19）具有一第二部分（22），其特征在于，（8）是在第一区域（21）到所述第二接触表面（19）施加一个连接装置，其中，所述第一接触表面（11）（相对于所述第二区域 22）被定位，并且其中所述连接装置（8）被熔化和连接而成。

9. 发明申请

WO0126137A3 THREE DIMENSIONAL DEVICE INTEGRATION METHOD AND INTEGRATED DEVICE 审中-公开
标题翻译：三维设备集成方法和集成设备
公开(公告)号：WO0126137A3
公开(公告)日：2001-08-30
申请号：PCT/US0021990
申请日：2000-09-29
申请人： RES TRIANGLE INST
发明人： ENQUIST PAUL M
IPC分类号： H01L21/331 , H01L21/02 , H01L21/20 , H01L21/60 , H01L21/768 , H01L21/822 , H01L21/8234 , H01L21/8238 , H01L21/98 , H01L27/00 , H01L27/04 , H01L27/088 , H01L27/092 , H01L29/737 , H01L21/58
CPC分类号： H01L24/08 , H01L21/187 , H01L21/2007 , H01L21/6835 , H01L21/76251 , H01L21/76898 , H01L21/8221 , H01L23/13 , H01L23/36 , H01L23/481 , H01L23/5384 , H01L23/5385 , H01L23/5389 , H01L23/552 , H01L24/24 , H01L24/26 , H01L24/27 , H01L24/30 , H01L24/48 , H01L24/80 , H01L24/82 , H01L24/83 , H01L24/94 , H01L25/0652 , H01L25/0655 , H01L25/0657 , H01L25/16 , H01L25/167 , H01L25/18 , H01L25/50 , H01L27/0688 , H01L27/14634 , H01L2221/6835 , H01L2221/68359 , H01L2221/68363 , H01L2223/6677 , H01L2224/0807 , H01L2224/08123 , H01L2224/1134 , H01L2224/16 , H01L2224/24011 , H01L2224/24225 , H01L2224/24226 , H01L2224/24227 , H01L2224/3005 , H01L2224/30104 , H01L2224/305 , H01L2224/48091 , H01L2224/48101 , H01L2224/48227 , H01L2224/48247 , H01L2224/80896 , H01L2224/81894 , H01L2224/8303 , H01L2224/83092 , H01L2224/83099 , H01L2224/8319 , H01L2224/83193 , H01L2224/83345 , H01L2224/83359 , H01L2224/8385 , H01L2224/83894 , H01L2224/83896 , H01L2224/83912 , H01L2224/83948 , H01L2224/9202 , H01L2224/9212 , H01L2225/06513 , H01L2225/06524 , H01L2225/06541 , H01L2225/06555 , H01L2225/06589 , H01L2924/00013 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01057 , H01L2924/01074 , H01L2924/01082 , H01L2924/0132 , H01L2924/014 , H01L2924/05442 , H01L2924/07802 , H01L2924/10253 , H01L2924/10329 , H01L2924/1305 , H01L2924/13062 , H01L2924/13063 , H01L2924/13064 , H01L2924/13091 , H01L2924/14 , H01L2924/1461 , H01L2924/15153 , H01L2924/15165 , H01L2924/19041 , H01L2924/19043 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H01L2924/3025 , H01L2924/351 , Y10S148/012 , Y10S438/977 , H01L2224/13099 , H01L2924/01049 , H01L2924/01031 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207 , H01L2224/8203 , H01L2224/821 , H01L2224/80001 , H01L2224/82
摘要： A device integration method and integrated device. The method includes the steps of polishing surfaces of first (10) and second (30) workpieces each to a surface roughness of about 5-10 ANGSTROM . The polished surfaces of the first and second workpieces are bonded together. A surface of a third workpiece (32) is polished to the surface roughness. The surface of the third workpiece is bonded to the joined first and second workpieces. The first, second and third workpieces may each be a semiconductor device having a thin material formed on one surface, preferably in wafer form. The thin materials are polished to the desired surface roughness and then bonded together. The thin materials may each have a thickness of approximately 1-10 times the surface non-planarity of the material on which they are formed. Any number of devices may be bonded together, and the devices may be different types of devices or different technologies.
摘要翻译：一种器件集成方法和集成器件。该方法包括以下步骤：将第一（10）和第二（30）个工件的表面抛光，每个工件的表面粗糙度约5-10安培。第一和第二工件的抛光表面粘合在一起。将第三工件（32）的表面抛光至表面粗糙度。第三工件的表面被接合到接合的第一和第二工件上。第一，第二和第三工件可以各自是具有在一个表面上形成的薄材料，优选以晶片形式形成的半导体器件。将薄的材料抛光至所需的表面粗糙度，然后粘结在一起。薄材料可以各自具有其形成它们的材料的表面非平面度的大约1-10倍的厚度。任何数量的设备可以结合在一起，并且设备可以是不同类型的设备或不同的技术。

10. 发明申请

WO01026137A2 THREE DIMENSIONAL DEVICE INTEGRATION METHOD AND INTEGRATED DEVICE 审中-公开
标题翻译：三维设备集成方法和集成设备
公开(公告)号：WO01026137A2
公开(公告)日：2001-04-12
申请号：PCT/US2000/021990
申请日：2000-09-29
IPC分类号： H01L21/331 , H01L21/02 , H01L21/20 , H01L21/60 , H01L21/768 , H01L21/822 , H01L21/8234 , H01L21/8238 , H01L21/98 , H01L27/00 , H01L27/04 , H01L27/088 , H01L27/092 , H01L29/737 , H01L
CPC分类号： H01L24/08 , H01L21/187 , H01L21/2007 , H01L21/6835 , H01L21/76251 , H01L21/76898 , H01L21/8221 , H01L23/13 , H01L23/36 , H01L23/481 , H01L23/5384 , H01L23/5385 , H01L23/5389 , H01L23/552 , H01L24/24 , H01L24/26 , H01L24/27 , H01L24/30 , H01L24/48 , H01L24/80 , H01L24/82 , H01L24/83 , H01L24/94 , H01L25/0652 , H01L25/0655 , H01L25/0657 , H01L25/16 , H01L25/167 , H01L25/18 , H01L25/50 , H01L27/0688 , H01L27/14634 , H01L2221/6835 , H01L2221/68359 , H01L2221/68363 , H01L2223/6677 , H01L2224/0807 , H01L2224/08123 , H01L2224/1134 , H01L2224/16 , H01L2224/24011 , H01L2224/24225 , H01L2224/24226 , H01L2224/24227 , H01L2224/3005 , H01L2224/30104 , H01L2224/305 , H01L2224/48091 , H01L2224/48101 , H01L2224/48227 , H01L2224/48247 , H01L2224/80896 , H01L2224/81894 , H01L2224/8303 , H01L2224/83092 , H01L2224/83099 , H01L2224/8319 , H01L2224/83193 , H01L2224/83345 , H01L2224/83359 , H01L2224/8385 , H01L2224/83894 , H01L2224/83896 , H01L2224/83912 , H01L2224/83948 , H01L2224/9202 , H01L2224/9212 , H01L2225/06513 , H01L2225/06524 , H01L2225/06541 , H01L2225/06555 , H01L2225/06589 , H01L2924/00013 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01057 , H01L2924/01074 , H01L2924/01082 , H01L2924/0132 , H01L2924/014 , H01L2924/05442 , H01L2924/07802 , H01L2924/10253 , H01L2924/10329 , H01L2924/1305 , H01L2924/13062 , H01L2924/13063 , H01L2924/13064 , H01L2924/13091 , H01L2924/14 , H01L2924/1461 , H01L2924/15153 , H01L2924/15165 , H01L2924/19041 , H01L2924/19043 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H01L2924/3025 , H01L2924/351 , Y10S148/012 , Y10S438/977 , H01L2224/13099 , H01L2924/01049 , H01L2924/01031 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207 , H01L2224/8203 , H01L2224/821 , H01L2224/80001 , H01L2224/82
摘要： A device integration method and integrated device. The method includes the steps of polishing surfaces of first and second workpieces each to a surface roughness of about 5-10 ANGSTROM . The polished surfaces of the first and second workpieces are bonded together. A surface of a third workpiece is polished to the surface roughness. The surface of the third workpiece is bonded to the joined first and second workpieces. The first, second and third workpieces may each be a semiconductor device having a thin material formed on one surface, preferably in wafer form. The thin materials are polished to the desired surface roughness and then bonded together. The thin materials may each have a thickness of approximately 1-10 times the surface non-planarity of the material on which they are formed. Any number of devices may be bonded together, and the devices may be different types of devices or different technologies.
摘要翻译：一种器件集成方法和集成器件。该方法包括以下步骤：将第一和第二工件的表面抛光至约5-10安培的表面粗糙度。第一和第二工件的抛光表面粘合在一起。将第三工件的表面抛光至表面粗糙度。第三工件的表面被接合到接合的第一和第二工件上。第一，第二和第三工件可以各自是具有在一个表面上形成的薄材料，优选以晶片形式形成的半导体器件。将薄的材料抛光至所需的表面粗糙度，然后粘结在一起。薄材料可以各自具有其形成它们的材料的表面非平面度的大约1-10倍的厚度。任何数量的设备可以结合在一起，并且设备可以是不同类型的设备或不同的技术。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式