专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2017208582A1 シリコンウェーハの熱処理方法审中-公开
标题翻译：硅片热处理方法
公开(公告)号：WO2017208582A1
公开(公告)日：2017-12-07
申请号：PCT/JP2017/011721
申请日：2017-03-23
申请人：グローバルウェーハズ・ジャパン株式会社
发明人：前田　進 , 番場　博則 , 須藤　治生 , 岡村　秀幸 , 荒木　浩司 , 末岡　浩治 , 中村　浩三
IPC分类号： H01L21/322 , C30B33/02 , H01L21/26
CPC分类号： C30B33/02 , H01L21/26 , H01L21/322
摘要：急速昇降温熱処理装置による処理温度ＴＳが１２５０℃以上１３５０℃以下、かつ、前記処理温度からの降温速度Ｒｄが２０℃／秒以上１５０℃／秒以下の範囲内であって、熱処理雰囲気ガス中の酸素分圧Ｐの上限Ｐ＝０．００２０７ＴＳ・Ｒｄ－２．５２Ｒｄ＋１３．３（（Ａ）式）、Ｐの下限Ｐ＝０．０００５４８ＴＳ・Ｒｄ－０．６０５Ｒｄ－０．５１１（（Ｂ）式）の範囲内で処理温度ＴＳ、降温速度Ｒｄを調節して熱処理を行う。
摘要翻译：
快速通过提升热处理器温度T <子>取值处理是1250℃以上1350℃以下，冷却速度R <子>从处理温度d 为20℃/秒以上0.99℃下/秒或更低，上限P = 0.00207T <子>的范围内进行热处理的气氛气体·R <子> d <的氧气分压P号第 /Sub>-2.52R_dtasu13.3((A）型），下限P = P的0.000548T <子>取值·R <子> d -0.605R <子> d -0.511（（B）式）范围内的处理温度T <>取值，冷却速率R <子> d 并进行热处理。

2. 发明申请

WO2013157715A1 저온 공정을 이용한 산화물 박막 제조방법, 산화물 박막 및 그 전자소자 审中-公开
标题翻译：使用低温工艺生产氧化膜的方法，氧化物膜及其电子器件
公开(公告)号：WO2013157715A1
公开(公告)日：2013-10-24
申请号：PCT/KR2012/010275
申请日：2012-11-30
申请人： 전자부품연구원 , 중앙대학교 산학협력단
发明人： 김영훈 , 박성규
IPC分类号： H01L21/208 , H01L21/26
CPC分类号： H01L21/02628 , H01L21/02554 , H01L21/02565 , H01L21/02664 , H01L21/26 , H01L29/24 , H01L29/7869
摘要： 저온 공정을 이용한 산화물 박막 제조방법 및 그 전자소자의 제조방법이 개시된다. 본 발명의 일실시예에 따른 산화물 박막 제조방법은 산화물 용액을 기판 상에 코팅하는 단계와 불활성 가스 분위기 하에서 상기 코팅된 산화물 용액에 자외선 조사하는 단계를 포함한다.
摘要翻译：公开了使用低温工艺，氧化膜和电子器件制造氧化膜的方法。根据本发明的实施方式的氧化膜的制造方法包括以氧化物溶液涂布基板，在惰性气体气氛下用紫外线照射氧化物膜的工序。

3. 发明申请

WO2018145751A1 METHOD FOR VACUUM PROCESSING OF A SUBSTRATE, THIN FILM TRANSISTOR, AND APPARATUS FOR VACUUM PROCESSING OF A SUBSTRATE 审中-公开
公开(公告)号：WO2018145751A1
公开(公告)日：2018-08-16
申请号：PCT/EP2017/052884
申请日：2017-02-09
申请人： APPLIED MATERIALS, INC. , HANIKA, Markus , OLSON, Joseph C. , KURUNCZI, Peter F. , YIM, Dong-Kil , BENDER, Marcus
发明人： HANIKA, Markus , OLSON, Joseph C. , KURUNCZI, Peter F. , YIM, Dong-Kil , BENDER, Marcus
IPC分类号： C23C14/02 , C23C14/48 , C23C14/56 , H01L21/26 , H01L21/687
CPC分类号： C23C14/02 , C23C14/022 , C23C14/48 , C23C14/568 , H01L21/26 , H01L21/67173 , H01L21/67709 , H01L21/67712 , H01L21/6776 , H01L21/6831
摘要： A method for vacuum processing of a substrate (10) is provided. The method includes irradiating the substrate (10) or a first material layer on the substrate (10) with particles using an implantation source (130) provided in a processing region (110), and moving the substrate (10) through the processing region (110) along a transportation path (20) while the substrate (10) or the first material layer is irradiated with the particles.

4. 发明申请

WO2012008087A1 シリコン基板の製造方法及びシリコン基板审中-公开
标题翻译：制造硅基板和硅基板的方法
公开(公告)号：WO2012008087A1
公开(公告)日：2012-01-19
申请号：PCT/JP2011/003188
申请日：2011-06-07
申请人：信越半導体株式会社 , 岡鉄也 , 江原幸治 , 高橋修治
发明人：岡　鉄也 , 江原　幸治 , 高橋　修治
IPC分类号： H01L21/324
CPC分类号： H01L21/26 , C30B15/00 , C30B29/06 , C30B33/02 , H01L21/3225 , H01L29/0684
摘要：　本発明は、シリコン基板に、急速加熱・急速冷却装置を用いて、窒化膜形成雰囲気ガス、希ガス及び酸化性ガスのうちの少なくとも一種類のガスを含む第１の雰囲気で、１３００℃より高くかつシリコン融点以下の第１の温度で１－６０秒保持して急速熱処理を施す第１熱処理工程と、該第１熱処理工程に続いて、前記シリコン基板内部の空孔起因の欠陥の発生を抑制する第２の温度及び第２の雰囲気に制御し、前記シリコン基板に前記制御した第２の温度及び第２の雰囲気で急速熱処理を施す第２熱処理工程とを具備するシリコン基板の製造方法である。これによって、デバイス作製領域となる表面から少なくとも１μｍの深さに、酸素析出物、ＣＯＰ、ＯＳＦ等のＲＩＥ法により検出される欠陥（ＲＩＥ欠陥）が存在せず、かつ、ライフタイムが５００μｓｅｃ以上のシリコン基板の製造方法及び当該方法により製造されたシリコン基板が提供される。
摘要翻译：本发明是一种硅基板的制造方法，其特征在于，具备：通过使用快速加热和快速冷却装置，对硅基板进行快速热处理的第一热处理工序，以及保持硅基板在高于1300℃且不高于硅的熔点的第一温度中，并且在包含氮化物成膜气氛，惰性气体和/或氧化气体的第一气氛中，持续1-60秒; 以及第二热处理工序，在第一热处理工序之后，为了将温度和气氛控制为第二温度和第二气氛，其中抑制了由于硅衬底内的空位导致的缺陷的产生，并实施快速热处理在受控的第二温度和第二气氛中到硅衬底。由此提供了制造硅衬底的方法，以及通过RIE法检测的缺陷（RIE缺陷）如氧沉淀物，COP或OSF的方法制造的硅衬底，其不存在于距表面至少1μm的深度，其为要制造器件的范围，并且其中的寿命将为500μsec以上。

5. 发明申请

WO2011070855A1 半導体装置の製造方法および半導体装置审中-公开
标题翻译：制造半导体器件的方法和半导体器件
公开(公告)号：WO2011070855A1
公开(公告)日：2011-06-16
申请号：PCT/JP2010/068291
申请日：2010-10-18
申请人：シャープ株式会社 , 三谷昌弘
发明人：三谷　昌弘
IPC分类号： H01L21/02 , H01L21/336 , H01L27/12 , H01L29/786
CPC分类号： H01L27/12 , H01L21/26 , H01L21/6835 , H01L21/76254 , H01L27/1214 , H01L27/1266 , H01L2221/68322 , H01L2221/68363 , H01L2221/68381
摘要：　本発明は、中間基板を利用せずに、ベース基板（１００）から、単結晶Ｓｉ薄膜または単結晶Ｓｉからなるデバイスなどの素子を、絶縁性基板に選択的に転写する方法を提供する。素子が形成されているベース基板（第１基板）（１００）に、多光子吸収波長を有するレーザを選択的に照射して、転写したい一部の素子とともに、それに対応するベース基板（１００）上の薄膜を、転写先基板（第２基板）（１００）に転写する。
摘要翻译：公开了在不使用中间基板的情况下，从基底（100）向绝缘基板选择性地转移元件（例如由单晶Si薄膜或单晶Si构成的器件）的方法。具有多光子吸收波长的激光束选择性地施加到具有形成在其上的元件的基底（第一基底）（100）上，并且一些要转印的元素，在基底（100）上的薄膜，所述薄膜对应被转印到要被转印的元件的基板上（第二基板）（200）。

6. 发明申请

WO2010139908A1 PROCEDE DE DEPOT DE COUCHE MINCE ET PRODUIT OBTENU 审中-公开
标题翻译：沉积薄膜的方法和结晶材料
公开(公告)号：WO2010139908A1
公开(公告)日：2010-12-09
申请号：PCT/FR2010/051097
申请日：2010-06-04
申请人： SAINT-GOBAIN GLASS FRANCE , PETER, Emmanuelle , KHARCHENKO, Andriy , NADAUD, Nicolas
发明人： PETER, Emmanuelle , KHARCHENKO, Andriy , NADAUD, Nicolas
IPC分类号： C03C17/23 , C03C17/245 , B23K26/00 , H01L31/0216 , H01L31/0224 , C23C14/58 , C03C17/34
CPC分类号： C03C17/23 , C03C17/245 , C03C17/3441 , C03C17/3678 , C03C2217/94 , C03C2218/32 , C03C2218/355 , C23C14/086 , C23C14/5813 , H01L21/26 , H01L31/022466 , Y10T428/24364
摘要： L'invention a pour objet un procédé d'obtention d'un substrat revêtu sur une première face d'au moins une couche mince transparente et électro-conductrice à base d'au moins un oxyde, comprenant les étapes suivantes : on dépose ladite au moins une couche mince sur ledit substrat; on soumet ladite au moins une couche mince à une étape de traitement thermique dans laquelle on irradie ladite au moins une couche à l'aide d'un rayonnement possédant une longueur d'onde comprise entre 500 et 2000 nm et focalisé sur une zone de ladite au moins une couche dont une dimension au moins n'excède pas 10 cm, ledit rayonnement étant issu d'au moins un dispositif de rayonnement placé en regard de ladite au moins une couche, un déplacement relatif étant créé entre ledit dispositif de rayonnement et ledit substrat de manière à traiter la surface souhaitée, ledit traitement thermique étant tel que la résistivité de ladite au moins une couche est diminuée lors du traitement.
摘要翻译：本发明涉及用至少一种含有至少一种氧化物的透明和导电薄膜在第一表面上涂覆基材的方法，包括以下步骤：将所述至少一种薄膜沉积在所述基材上; 对所述至少一个薄膜进行热处理步骤，其中用波长在500和2000nm之间的辐射照射所述至少一个薄膜并聚焦在所述至少一个薄膜的面积上，至少一个维度其不超过10cm，所述辐射由位于所述至少一个膜相对的至少一个辐射装置发射，并且在所述辐射装置和所述基板之间产生相对运动，以便处理所需表面，所述热处理为使得在处理期间所述至少一个膜的电阻率降低。

7. 发明申请

WO2006102926A1 SEMICONDUCTOR WAFER WITH LOW-K DIELECTRIC LAYER AND PROCESS FOR FABRICATION THEREOF 审中-公开
标题翻译：具有低K介电层的半导体晶体管及其制造方法
公开(公告)号：WO2006102926A1
公开(公告)日：2006-10-05
申请号：PCT/EP2005/004649
申请日：2005-03-31
申请人： FREESCALE SEMICONDUCTOR, INC. , SMITH, Brad , GOLDBERG, Cindy , JONES, Robert, E.
发明人： SMITH, Brad , GOLDBERG, Cindy , JONES, Robert, E.
IPC分类号： H01L21/311 , H01L21/26 , H01L21/312 , H01L21/316
CPC分类号： H01L21/31695 , H01L21/02126 , H01L21/02203 , H01L21/02304 , H01L21/02348 , H01L21/02362 , H01L21/26 , H01L21/7682 , H01L21/76825 , H01L21/76829 , H01L23/5329 , H01L23/53295 , H01L2221/1047 , H01L2924/0002 , H01L2924/00
摘要： To improve the mechanical strength of a wafer comprising a low-k dielectric layer, the low-k dielectric layer is formed so as to have certain regions of low dielectric constant and the remainder having a higher mechanical strength. The higher-strength regions may have a relatively-higher value of dielectric constant. Selective ultraviolet curing of a dielectric material (22) can be performed so as to expel a porogen from the region(s) (26) desired to have low dielectric constant. A photomask (30), hardmask, or opaque resist, patterned so as to define the region(s) (26) to have lower dielectric constant, is used to shield the remainder (24) of the dielectric material (22) from the ultraviolet radiation. Alternatively, a layer of dielectric material can be blanket cured to lower its dielectric constant, then non-critical regions thereof can be selectively over-cured whereby to produce regions of increased mechanical strength.
摘要翻译：为了提高包含低k电介质层的晶片的机械强度，形成低k电介质层以具有低介电常数的某些区域，其余部分具有较高的机械强度。较高强度的区域可以具有相对较高的介电常数值。可以进行介电材料（22）的选择性紫外线固化，以便从期望具有低介电常数的区域（26）排出致孔剂。使用图案化以限定具有较低介电常数的区域（26）的光掩模（30），硬掩模或不透明抗蚀剂来屏蔽电介质材料（22）的剩余部分（24）与紫外线辐射。或者，电介质材料层可以被覆盖固化以降低其介电常数，然后其非临界区域可以选择性地过度固化，从而产生增加的机械强度的区域。

8. 发明申请

WO00046859A1 HIGH-VOLTAGE TRANSISTOR WITH MULTI-LAYER CONDUCTION REGION 审中-公开
标题翻译：具有多层导电区域的高压晶体管
公开(公告)号：WO00046859A1
公开(公告)日：2000-08-10
申请号：PCT/US2000/002343
申请日：2000-01-31
IPC分类号： H01L21/266 , H01L21/336 , H01L29/06 , H01L29/08 , H01L29/10 , H01L29/40 , H01L29/417 , H01L29/423 , H01L29/78 , H01L29/76 , H01L29/80 , H01L29/780 , H01L29/784
CPC分类号： H01L29/7816 , H01L21/26 , H01L21/266 , H01L29/0619 , H01L29/0634 , H01L29/0692 , H01L29/0696 , H01L29/0847 , H01L29/0873 , H01L29/1045 , H01L29/1083 , H01L29/1095 , H01L29/402 , H01L29/41758 , H01L29/42368 , H01L29/66659 , H01L29/66674 , H01L29/66681 , H01L29/7801 , H01L29/7832 , H01L29/7835
摘要： A high voltage insulated gate field-effect transistor includes an insulated gate field-effect device structure having a source (14) and a drain (19), the drain (19) being formed with an extended well region (17) having one or more buried layers (18) of opposite conduction type sandwiched therein. The one or more buried layers (18) create an associated plurality of parallel JFET conduction channels in the extended portion of the well region. The parallel JFET conduction channels provide the HVFET with a low on-state resistance.
摘要翻译：高压绝缘栅场效应晶体管包括具有源极（14）和漏极（19）的绝缘栅极场效应器件结构，漏极（19）形成有具有一个或多个夹在其中的相反导电类型的埋层（18）。一个或多个掩埋层（18）在阱区域的延伸部分中产生相关联的多个并联JFET导电通道。并联JFET导通通道为HVFET提供低导通状态电阻。

9. 发明申请

WO1980002891A1 SEMICONDUCTOR DEVICE 审中-公开
标题翻译：半导体器件
公开(公告)号：WO1980002891A1
公开(公告)日：1980-12-24
申请号：PCT/JP1980000131
申请日：1980-06-14
申请人： FUJITSU LTD , HONDA N
发明人： FUJITSU LTD
IPC分类号： H01L23/02
CPC分类号： H01L23/556 , H01L21/26 , H01L23/057 , H01L24/48 , H01L2224/48091 , H01L2224/48227 , H01L2924/00014 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/14 , H01L2924/15153 , H01L2924/15165 , H01L2924/16195 , H01L2924/3025 , H01L2224/45099 , H01L2224/05599 , H01L2924/00
摘要： A semiconductor device wherein a chip (1) having a semiconductor element (2) formed on the surface thereof is fixed in a concave portion formed on a base member (7) and is sealed with a cover (8) at a predetermined spacing. The chip (1) includes (a) an insulating layer (3) formed on the semiconductor element (2), which layer possesses heat-resistance and a corpuscular dose coefficient of less than 0.1 p/cm2.hr, and (b) a radiation-shielding metal layer (4) formed on the insulating layer (3). Thus, the semiconductor element (2) is shielded from the radiation emitted from packaging members such as the base member (7) and the cover (8). As a result, the semiconductor device does not experience erroneous operation or a deterioration in the characteristics thereof.
摘要翻译：在半导体器件中，其表面上形成有半导体元件（2）的微晶片（1）被固定在形成在基底构件（7）上的凹部中，并用盖（8）密封。）具有预定的间隔。微晶片（1）包括：（a）形成在半导体元件（2）上的绝缘层（3），该绝缘层具有小于0.1p / cm 2的热阻系数和微粒剂量（b）形成在绝缘层（3）上的金属辐射屏蔽层（4）。由此，保护半导体元件（2）免受诸如基座构件（7）和盖（8）的封装构件发射的射线。结果，获得了不会使其特性恶化或失真的半导体器件。

10. 发明申请

WO2016132661A1 シリコンウェーハの製造方法审中-公开
标题翻译：生产硅波的方法
公开(公告)号：WO2016132661A1
公开(公告)日：2016-08-25
申请号：PCT/JP2016/000050
申请日：2016-01-07
申请人：信越半導体株式会社
发明人：鈴木　克佳 , 竹野　博 , 江原　幸治
IPC分类号： H01L21/322 , C30B29/06 , C30B33/12 , H01L21/26
CPC分类号： C30B29/06 , C30B33/12 , H01L21/26 , H01L21/322
摘要：　本発明は、被処理シリコンウェーハに熱処理を施すことにより、表層に無欠陥領域を有するシリコンウェーハを製造する方法であって、前記被処理シリコンウェーハを上方から加熱する第１の熱源により、前記被処理シリコンウェーハの上側の表層のみに１３００℃以上、シリコン融点以下の温度で、０．０１ｍｓｅｃ以上、１００ｍｓｅｃ以下の第１の急速熱処理を行う工程Ａと、前記被処理シリコンウェーハを加熱する第２の熱源による第２の急速熱処理により、前記被処理シリコンウェーハを１１００℃以上、１３００℃未満の温度で１秒以上、１００秒以下保持し、３０℃／ｓｅｃ以上、１５０℃／ｓｅｃ以下の降温速度で降温する工程Ｂとを有することを特徴とするシリコンウェーハの製造方法である。これにより、バルクに高密度のＢＭＤを形成することができ、ＴＤＤＢ特性の良好なシリコン単結晶ウェーハを製造することができるシリコンウェーハの製造方法が提供される。
摘要翻译：本发明是一种通过使硅晶片经受热处理而在表层中具有无缺陷区域的硅晶片的制造方法。该硅晶片的制造方法的特征在于，包括：步骤A，其中只有待处理的硅晶片的上表面层在1300℃至硅的熔点下进行第一快速热处理（含），通过从上方加热待处理的硅晶片的第一热源，从0.01毫秒到100毫秒（含）的时间; 以及步骤B，其中待处理的硅晶片通过使用第二次的第二快速热处理在1秒至100秒（含）的时间内保持在1100℃以上但小于1300℃的温度加热要处理的硅晶片的热源，然后以30℃/秒至150℃/秒（含）的降温速度降低待处理的硅晶片的温度。因此，提供了一种能够在体内形成高密度BMD的硅晶片的制造方法，并且还能够制造具有良好TDDB特性的硅单晶晶片。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式