专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2016167756A1 RESISTIVE RANDOM ACCESS MEMORY (RRAM) SYSTEM 审中-公开
标题翻译：电阻随机存取存储器（RRAM）系统
公开(公告)号：WO2016167756A1
公开(公告)日：2016-10-20
申请号：PCT/US2015/025860
申请日：2015-04-15
申请人： HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP
发明人： BUCHANAN, Brent
IPC分类号： G11C13/00
CPC分类号： G11C13/0069 , G11C13/0064 , G11C13/0097 , G11C2013/0066 , G11C2013/0073 , G11C2013/0078 , G11C2213/77
摘要： One example includes a resistive random access memory (RRAM) system. The system includes a resistive memory element to store a binary state based on a resistance of the resistive memory element. The system also includes an RRAM write circuit to generate a current through the resistive memory element to provide a write voltage across the resistive memory element to set the resistance of the resistive memory element. The system further includes a write shutoff circuit to monitor a change in the write voltage as a function of time to deactivate the RRAM write circuit in response to a change in the binary state of the resistive memory element.
摘要翻译：一个例子包括电阻随机存取存储器（RRAM）系统。该系统包括一个基于电阻性存储器元件的电阻来存储二进制状态的电阻存储元件。该系统还包括一个RRAM写电路，以产生通过该电阻存储器元件的电流，以便在该电阻存储器元件两端提供写电压以设置该电阻存储元件的电阻。该系统还包括一个写截止电路，用于响应于电阻存储器元件的二进制状态的变化，监视作为时间的函数的写入电压的变化以使RRAM写入电路去激活。

2. 发明申请

WO2011045886A1 抵抗変化型不揮発性記憶装置审中-公开
标题翻译：电阻变化型非易失性存储器件
公开(公告)号：WO2011045886A1
公开(公告)日：2011-04-21
申请号：PCT/JP2010/005254
申请日：2010-08-26
申请人：パナソニック株式会社 , 友谷裕司 , 島川一彦 , 河合賢
发明人：友谷　裕司 , 島川　一彦 , 河合　賢
IPC分类号： G11C13/00 , H01L27/10 , H01L45/00 , H01L49/00
CPC分类号： G11C13/0069 , G11C13/0026 , G11C13/0028 , G11C13/0038 , G11C13/0064 , G11C2013/0066 , G11C2013/0078 , G11C2213/15 , G11C2213/79 , G11C2213/82 , H01L27/10 , H01L45/00 , H01L49/00
摘要：抵抗変化素子の低抵抗状態の抵抗値のばらつきを低減し、安定した動作を行う抵抗変化型不揮発性記憶装置を提供する。その抵抗変化型不揮発性記憶装置は、メモリセル（１０２）に対して、当該メモリセル（１０２）に含まれる抵抗変化素子（１００）等を高抵抗状態から低抵抗状態に遷移させるように、電圧を印加するＬＲ書き込み回路（５００）を備え、ＬＲ書き込み回路（５００）は、メモリセル（１０２）に対して電圧を印加する、出力端子が相互に接続された第１駆動回路（５１０）及び第２駆動回路（５２０）を有し、第１駆動回路（５１０）は、メモリセル（１０２）に対して電圧を印加するときに第１電流を出力し、第２駆動回路（５２０）は、メモリセル（１０２）に対して電圧を印加するときに、第１駆動回路（５１０）の出力端子での電圧が予め定められた基準電圧ＶＲＥＦよりも高い場合に第２電流を出力し、出力端子での電圧が基準電圧ＶＲＥＦよりも低い場合にハイインピーダンス状態になる。
摘要翻译：公开了一种电阻变化型非易失性存储装置，用于降低电阻变化元件的低电阻状态的电阻值的变化，从而稳定的性能。电阻变化型非易失性存储装置设置有用于向存储单元（102）施加电压的LR写入电路（500），以便使包含在存储单元（102）中的电阻变化元件（100））从高电阻状态变为低电阻状态; 其中所述LR写入电路（500）具有第一驱动电路（510）和第二驱动电路（520），其中输出端子互连，用于将电压施加到所述存储器单元（102）。当向存储单元（102）施加电压时，第一驱动电路（510）输出第一电流，而当向存储单元（102）施加电压时，第二驱动电路（520）输出第二电流，如果第一驱动电路（510）的输出端子高于预定参考电压VREF，并且如果输出端子处的电压低于基准电压VREF，则其为高阻抗状态。

3. 发明申请

WO2019125784A1 SENSING VOLTAGE BASED ON A SUPPLY VOLTAGE APPLIED TO MAGNETO-RESISTIVE RANDOM ACCESS MEMORY (MRAM) BIT CELLS IN AN MRAM FOR TRACKING WRITE OPERATIONS TO THE MRAM BIT CELLS 审中-公开
公开(公告)号：WO2019125784A1
公开(公告)日：2019-06-27
申请号：PCT/US2018/064432
申请日：2018-12-07
申请人： QUALCOMM TECHNOLOGIES INCORPORATED , YONSEI UNIVERSITY, UNIVERSITY INDUSTRY FOUNDATION
发明人： KANG, Seung Hyuk , KIM, Sungryul , JUNG, Seong-Ook , CHOI, Sara , AHN, Hong Keun
IPC分类号： G11C11/16 , G11C13/00 , G11C27/02
CPC分类号： G11C11/1673 , G11C11/161 , G11C11/165 , G11C11/1675 , G11C11/1677 , G11C13/004 , G11C13/0064 , G11C27/02 , G11C2013/0066 , H01L27/228 , H01L43/02 , H01L43/08
摘要： Sensing voltage based on supply voltage applied to an MRAM bit cell in a write operation can be used to detect completion of magnetic tunnel junction (MTJ) switching in an MRAM bit cell to terminate the write operation to reduce power and write times. In exemplary aspects disclosed herein, reference and write operation voltages sensed from the MRAM bit cell in response to the write operation are compared to each other to detect completion of MTJ switching of voltage based on the supply voltage applied to the MRAM bit cell regardless of whether the write operation is logic '0' or logic T write operation. This provides a higher sensing margin, because the change in MTJ resistance after MTJ switching completion is larger at the supply voltage rail.

4. 发明申请

WO2014148402A1 RESISTANCE CHANGE MEMORY 审中-公开
标题翻译：电阻变化记忆
公开(公告)号：WO2014148402A1
公开(公告)日：2014-09-25
申请号：PCT/JP2014/057023
申请日：2014-03-11
申请人： KATAYAMA, Akira
发明人： KATAYAMA, Akira
IPC分类号： G11C11/15
CPC分类号： G11C13/0069 , G11C11/15 , G11C11/161 , G11C11/1673 , G11C11/1675 , G11C11/1693 , G11C13/0002 , G11C13/004 , G11C13/0064 , G11C2013/0042 , G11C2013/0066
摘要： According to one embodiment, a memory includes a resistance change element connected between first and second conductive lines, a write buffer which writes data in the resistance change element by flowing a write current to the resistance change element through the first and second conductive lines in a writing, a current/voltage converter which converts the write current into a sense voltage, the converter provided in the write buffer, the write buffer being non-activated when the sense voltage is larger than a first threshold value.
摘要翻译：根据一个实施例，存储器包括连接在第一和第二导线之间的电阻变化元件，写入缓冲器，其通过使写入电流通过第一和第二导线将写入电流流向电阻变化元件而将数据写入电阻变化元件写入，将写入电流转换为感测电压的电流/电压转换器，设置在写入缓冲器中的转换器，当读出电压大于第一阈值时，写入缓冲器不被激活。

5. 发明申请

WO2009158673A1 SIMULTANEOUS WRITE AND VERIFY IN A NON-VOLATILE STORAGE 审中-公开
标题翻译：在非易失性存储中同时写入和验证
公开(公告)号：WO2009158673A1
公开(公告)日：2009-12-30
申请号：PCT/US2009/048951
申请日：2009-06-26
申请人： SANDISK 3D LLC , FASOLI, Luca, G. , YAN, Tianhong , LEE, Jeffrey Koon, Yee
发明人： FASOLI, Luca, G. , YAN, Tianhong , LEE, Jeffrey Koon, Yee
IPC分类号： G11C13/00
CPC分类号： G11C13/0007 , G11C13/0064 , G11C13/0069 , G11C16/3481 , G11C2013/0066 , G11C2213/32 , G11C2213/72
摘要： A memory system includes a substrate, control circuitry on the substrate, a three dimensional memory array (above the substrate) that includes a plurality of memory cells with reversible resistance-switching elements, and a circuit for detecting the setting and resetting of the reversible resistance-switching elements.
摘要翻译：存储器系统包括衬底，衬底上的控制电路，包括具有可逆电阻切换元件的多个存储单元的三维存储器阵列（衬底上方），以及用于检测可逆电阻的设置和复位的电路开关元件

6. 发明申请

WO2016068992A1 REUSING SNEAK CURRENT IN ACCESSING MEMORY CELLS 审中-公开
标题翻译：恢复存储器细胞中的漏电流
公开(公告)号：WO2016068992A1
公开(公告)日：2016-05-06
申请号：PCT/US2014/063394
申请日：2014-10-31
申请人： HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP
发明人： MURALIMANOHAR, Naveen , ORDENTLICH, Erik , JEON, Yoocharn
IPC分类号： G11C13/00 , G11C7/06
CPC分类号： G11C13/004 , G11C13/0007 , G11C13/0023 , G11C13/003 , G11C13/0069 , G11C27/02 , G11C2013/0054 , G11C2013/0057 , G11C2013/0066 , G11C2213/77
摘要： A method to access two memory cells include determining a first cell current flowing through a first memory cell by subtracting a sneak current associated with the first memory cell from a first access current of the first bitline and determining a second cell current flowing through a second memory cell in the first bitline or a second bitline by subtracting the sneak current associated with the first memory cell from a second access current of the first bitline or the second bitline.
摘要翻译：访问两个存储器单元的方法包括：从第一位线的第一存取电流中减去与第一存储单元相关联的潜行电流来确定流过第一存储器单元的第一单元电流，并且确定流过第二存储器的第二单元电流通过从第一位线或第二位线的第二访问电流中减去与第一存储器单元相关联的潜行电流，在第一位线中的单元或第二位线。

7. 发明申请

WO2015167551A1 REGULATING MEMRISTOR SWITCHING PULSES 审中-公开
标题翻译：调节脉冲开关脉冲
公开(公告)号：WO2015167551A1
公开(公告)日：2015-11-05
申请号：PCT/US2014/036222
申请日：2014-04-30
申请人： HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P.
发明人： GE, Ning , YANG, Jianhua , GHOZEIL, Adam, L. , BUCHANAN, Brent
IPC分类号： G11C11/00 , H03K17/00
CPC分类号： G11C13/0038 , G11C13/0002 , G11C13/0007 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C27/024 , G11C2013/0054 , G11C2013/0066 , G11C2013/0076 , G11C2013/0092
摘要： A device for regulating memristor switching pulses is described. The device includes a voltage source to supply a voltage to a memristor. The device also includes a voltage detector to detect a memristor voltage. The memristor voltage is based on an initial resistance state of the memristor and the voltage supplied by the voltage source. The device also includes a comparator to compare the memristor voltage with a target voltage value for the memristor. The device also includes a feedback loop to indicate to a control switch when the memristor voltage is at least equal to the target voltage value. The device also includes a control switch to cut off the memristor from the voltage source when the memristor voltage is at least equal to the target voltage value.
摘要翻译：描述了用于调节忆阻器切换脉冲的装置。该装置包括用于向忆阻器提供电压的电压源。该装置还包括检测忆阻器电压的电压检测器。忆阻器电压基于忆阻器的初始电阻状态和由电压源提供的电压。该器件还包括比较器，用于将忆阻器电压与忆阻器的目标电压值进行比较。当存储器电压至少等于目标电压值时，该装置还包括反馈回路以向控制开关指示。该装置还包括控制开关，当忆阻器电压至少等于目标电压值时，该开关用于从忆阻器与电压源切断。

8. 发明申请

WO2015147016A1 抵抗変化型記憶素子のデータ書き込み装置审中-公开
标题翻译：用于电阻变化记忆元件的数据写入器件
公开(公告)号：WO2015147016A1
公开(公告)日：2015-10-01
申请号：PCT/JP2015/058988
申请日：2015-03-24
申请人：国立大学法人東北大学
发明人：羽生　貴弘 , 鈴木　大輔 , 夏井　雅典 , 望月　明
IPC分类号： G11C11/15 , G11C13/00
CPC分类号： G11C13/0064 , G11C11/1657 , G11C11/1675 , G11C11/1677 , G11C13/0004 , G11C13/0007 , G11C13/0069 , G11C2013/0066 , G11C2013/0073 , G11C2013/0078 , G11C2013/0083
摘要：　データ書き込み装置（１）は、書き込み対象の書き込みデータ（Ｄ）に応じ、ＭＴＪ素子（Ｍ）を含む一の電流路、または、ＭＴＪ素子（Ｍ）を含む他の電流路に電流を流し、ＭＴＪ素子（Ｍ）に書き込みデータ（Ｄ）を書き込む書き込み駆動部（２０）、ＭＴＪ素子（Ｍ）への書き込みデータ（Ｄ）の書き込みを開始してから、書き込みデータ（Ｄ）に応じ、第１接続ノード、または、第２接続ノードの電圧を監視し、この一端の電圧を基に書き込みデータ（Ｄ）の書き込みが終了したことを検出し、データの書き込みが終了したことを表す書き込み終了信号（ＤＯＮＥ）を供給する書き込み終了検出部（３０）、書き込み終了検出部（３０）によって供給された書き込み終了信号（ＤＯＮＥ）に応答して、ＭＴＪ素子（Ｍ）への書き込みデータ（Ｄ）の書き込みを停止させる書き込み制御部（１０）を備える。
摘要翻译：数据写入装置（1）具有写入驱动单元（20），该写入驱动单元（20）根据包含MTJ元件（M）的一个电流路径或者包括MTJ元件（M）的另一个当前路径要写入的写入数据（D），并将写入数据（D）写入MTJ元件（M）; 写入完成检测单元，其在开始写入数据（D）到MTJ元件（M）之后根据写入数据（D）监视第一连接节点或第二连接节点的电压，根据MJT元件（M）的一端的电压，检测写入数据（D）的写入是否已经完成，并提供表示数据的写入完成的写入完成信号（DONE）。以及写控制单元（10），其响应于由写入完成检测单元（30）提供的写入完成信号（DONE）停止写入数据（D）到MTJ元件（M）。

9. 发明申请

WO2007063655A1 プログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法审中-公开
标题翻译：程序电路，半导体集成电路，电压应用方法，电流应用方法和比较方法
公开(公告)号：WO2007063655A1
公开(公告)日：2007-06-07
申请号：PCT/JP2006/321105
申请日：2006-10-24
申请人：日本電気株式会社 , 帰山隼一 , 水野正之
发明人：帰山隼一 , 水野正之
IPC分类号： H03K5/00 , G11C13/00 , H01L29/66
CPC分类号： G11C13/0011 , G11C13/0064 , G11C13/0069 , G11C2013/0066 , G11C2013/009 , G11C2213/34 , H01L27/115 , H03K5/24
摘要：　電解質材料の酸化還元反応を用いたスイッチ素子の疲弊を軽減可能なプログラム回路を提供する。　電圧源１０６は、スイッチ素子１００に電圧を印加する。測定回路１０７は、スイッチ素子１００の抵抗値に応じて変化するパラメータを測定する。制御回路１０４は、測定回路１０７が測定したパラメータが所定値になるまで、電圧源１０６にスイッチ素子１００に印加する電圧を大きくしていく。また、制御回路１０４は、測定回路１０７が測定したパラメータが所定値になると、電圧源１０６に電圧の印加を停止させる。
摘要翻译：提供了一种程序电路，其可以减少使用电解材料的氧化还原反应的开关元件的贫乏。电压源（106）向开关元件（100）施加电压。测量电路（107）测量根据开关元件（100）的电阻而变化的参数。控制电路（104）通过电压源（106）增加施加到开关元件（100）的电压，直到由测量电路（107）测量的参数达到预定值。当由测量电路（107）测量的参数达到预定值时，控制电路（104）命令电压源（106）停止施加电压。

10. 发明申请

WO2018064414A1 PREVENTING OVER-PROGRAMMING OF ReRAM-BASED MEMORY CELLS 审中-公开
标题翻译：预防基于ReRAM的存储器单元的过度编程
公开(公告)号：WO2018064414A1
公开(公告)日：2018-04-05
申请号：PCT/US2017/054174
申请日：2017-09-28
申请人： MICROSEMI SOC CORP.
发明人： HECHT, Volker
IPC分类号： G11C13/00
CPC分类号： G11C13/0059 , G11C13/0023 , G11C13/0069 , G11C13/0097 , G11C2013/0066 , G11C2013/009 , G11C2213/15 , G11C2213/79
摘要： A method for preventing over-programming of resistive random access (ReRAM) based memory cells in a ReRAM memory array includes applying a programming voltage in a programming circuit path including a ReRAM memory cell to be programmed, sensing programming current drawn by the ReRAM cell while the programming voltage is applied across the memory cell, and decreasing the programming current as a function of a rise in programming current.
摘要翻译：用于防止ReRAM存储器阵列中的基于电阻随机存取（ReRAM）的存储器单元的过度编程的方法包括在包括待编程的ReRAM存储器单元的编程电路路径中施加编程电压，感测在将编程电压施加到存储器单元两端时由ReRAM单元汲取的编程电流，以及作为编程电流上升的函数来减小编程电流。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式