专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2004030028A3 METHOD FOR THE PRODUCTION OF AN INTEGRATED SEMICONDUCTOR CIRCUIT 审中-公开
标题翻译：生产集成半导体电路的方法
公开(公告)号：WO2004030028A3
公开(公告)日：2004-06-03
申请号：PCT/DE0303068
申请日：2003-09-16
申请人： INFINEON TECHNOLOGIES AG , GOEBEL BERND , MOLL PETER , SCHUMANN DIRK , SEIDL HARALD
发明人： GOEBEL BERND , MOLL PETER , SCHUMANN DIRK , SEIDL HARALD
IPC分类号： H01L20060101 , H01L21/768 , H01L21/8239 , H01L21/8242 , H01L27/108
CPC分类号： H01L27/10888 , H01L21/76895 , H01L27/10864 , H01L27/10894
摘要： The invention relates to a method for the production of an integrated semiconductor circuit, whereby electrical contacts (20), for first conducting structures (1), are produced in the memory region (I) and the first conducting structures (1) are contacted, without contacting second conducting structures (2) arranged laterally with respect to the first conducting structures (1), which laterally border the first conducting structures (1) or are arranged too close to the same to be selectively lithographically masked. According to the invention, the first conducting structures (1) are contacted, whereby a conducting layer (L) is deposited and structured after a planarisation in the memory region at the level of the first conducting structures (1) above the second conducting structures (2), which is applied in the logic region for the generation of gate electrodes, for example. Intermediate contacts (10) are thus structured which are so wide that contact holes for the electrical contacts can be fitted thereon. The deposition of a nitride layer for the protection of the second conducting layer (2) is thus superfluous.
摘要翻译：本发明涉及一种用于制造在其中为第一导电结构（1）的存储器区域（I）（20）制备的半导体集成电路的电接触，并且所述第一导电结构（1）由所述第一结构没有横向导电接触（2）（1）设置在第二导电图案，以接触施加于第一导电图案的侧面（1）抵接或挨着它们紧密地布置成选择性地掩蔽以它们能够光刻。根据本发明，第一导电结构（1）由所述存储区域在已经在所述逻辑区域被使用过的第二导电结构（2）平坦化，导电层（L）后上面的第一导电结构（1）的电平相接触，例如用于生产栅电极的变得分离和结构化。这个中间触点（10）是结构化的，其宽度足以使电触点（20）的触点孔可以调节到它们。不需要沉积氮化物层以保护第二导电结构（2）。

2. 发明申请

WO2003060994A1 SPEICHERZELLE MIT NIEDERTEMPERATUR-SCHICHTEN IM GRABENKONDENSATOR 审中-公开
标题翻译：和坟墓电容低温度LAYERS MEMORY CELL
公开(公告)号：WO2003060994A1
公开(公告)日：2003-07-24
申请号：PCT/EP2003/000088
申请日：2003-01-08
申请人： INFINEON TECHNOLOGIES AG , TEMMLER, Dietmar , GUTSCHE, Martin , POPP, Martin , SEIDL, Harald
发明人： TEMMLER, Dietmar , GUTSCHE, Martin , POPP, Martin , SEIDL, Harald
IPC分类号： H01L21/8242
CPC分类号： H01L27/10867 , H01L27/10832 , H01L27/10864
摘要： Es werden Speicherzellen mit Grabenkondensatoren beschrieben, wobei der Grabenkondensator mit einem Material mindestens teilweise aufgefüllt ist, das Hochtemperaturprozesse, die bei der Herstellung eines Speicherbausteins verwendet werden, nicht ohne Beeinträchtigung ihrer elektrischen Parameter überstehen könnte. Erfindungswesentlich ist, dass das Material des Grabenkondensators erst nach den Hochtemperaturprozessen in den Graben eingebracht wird. Durch das erfindungsgemäße Verfahren können dielektrische Schichten mit großen Dielektrizitätskonstanten und Elektrodenschichten aus metallischem Material verwendet werden. Somit werden die elektrischen Eigenschaften des Grabenkondensators gegenüber bekannten Grabenkondensatoren verbessert.
摘要翻译：它将与严重电容器的存储单元，其中，所述电容器严重填充有材料至少部分地，这是在制造存储器芯片的所用的高温工艺，不能在不影响它们的电参数生存进行说明。本发明的特征在于，所述严重电容器的材料仅在沟槽中的高温工艺之后引入。本发明的方法的介电层可以用金属材料制成的大介电常数和电极层一起使用。因此，严重的电容器的电特性得以改善相对于已知的严重电容器。

3. 发明申请

WO2004102674A1 TRENCH-SPEICHERKONDENSATOR UND VERFAHREN ZU DESSEN HERSTELLUNG 审中-公开
标题翻译： TRENCH存储器用电容器和方法及其
公开(公告)号：WO2004102674A1
公开(公告)日：2004-11-25
申请号：PCT/DE2004/001003
申请日：2004-05-13
申请人： INFINEON TECHNOLOGIES AG , SEIDL, Harald , MANGER, Dirk , GOLDBACH, Matthias , BIRNER, Albert , SLESAZECK, Stefan
发明人： SEIDL, Harald , MANGER, Dirk , GOLDBACH, Matthias , BIRNER, Albert , SLESAZECK, Stefan
IPC分类号： H01L29/94
CPC分类号： H01L27/1087 , H01L27/10829 , H01L29/945
摘要： Die Erfindung betrifft einen Trench-Speicherkondensator und ein Verfahren zu dessen Herstellung. Bei diesem Speicherkondensator ist die Buried-Plate (3) durch eine dotierte Siliziumschicht (8) bis über die Collar-Isolierschicht (4) verlängert. Die Leiterschicht (8) wird bevorzugt auf eine "vergrabene" Collar-Isolierschicht aufgebracht und mit Hilfe einer durch ALD hergestellten Schutzschicht (9) maskiert. In einem anderen Ausführungsbeispiel besteht die Leiterschicht (18) aus amorphem Silizium, welches in einem unteren Trenchbereich (12) als HSG-Schicht (18') verwendet wird.
摘要翻译：本发明涉及一种沟槽存储电容器和用于其生产的方法。在该存储电容器中的掩埋极板（3）是由掺杂的硅层延伸（8），以在绝缘卡圈（4）。导体层（8）优选在衣领绝缘层“掩埋”沉积和掩蔽通过ALD（9）中产生的保护层。在另一个实施例中，导体层（18）由非晶硅制成，这是在比HSG层（18“）的下部槽区（12）中使用的。

4. 发明申请

WO2003038885A1 HERSTELLUNGSVERFAHREN FÜR EIN HALBLEITERBAUELEMENT 审中-公开
标题翻译：方法用于半导体元件
公开(公告)号：WO2003038885A1
公开(公告)日：2003-05-08
申请号：PCT/EP2002/011691
申请日：2002-10-18
申请人： INFINEON TECHNOLOGIES AG , HECHT, Thomas , SEIDL, Harald
发明人： HECHT, Thomas , SEIDL, Harald
IPC分类号： H01L21/316
CPC分类号： H01L21/02178 , H01L21/0228 , H01L21/02337 , H01L21/0234 , H01L21/316 , H01L21/31604 , H01L21/3162 , H01L27/10861 , H01L28/56
摘要： Die vorliegende Erfindung schafft ein Verfahren zum Herstellen eines Halbleiterbauelements mit einer auf bzw. in einem Substrat (1) vorgesehenen mehrlagigen dielektrischen Schicht (70; 70 1 ...70 n ), wobei mindestens nach d Vorsehen einer der Lagen (70 1 ...70 n ) ein Plasmabehandlungsschritt, z.B. ein Plasmaoxidationsschritt, und/ode ein thermischer Behandlungsschritt durchgerführt wird.
摘要翻译：本发明提供了一种制造具有上或中提供了一种用于多层电介质层的基片（1）的半导体器件的方法;至少用d提供所述层中的一个（70 701 ... 70N），（701 ... 70N）等离子体处理步骤，例如等离子体氧化步骤和/ ODE热处理步骤是durchgerführt。

5. 发明申请

WO2003028104A2 HALBLEITERSPEICHER MIT EINEN VERTIKALEN AUSWAHLTRANSISTOR UMFASSENDEN SPEICHERZELLEN SOWIE VERFAHREN ZU SEINER HERSTELLUNG 审中-公开
标题翻译：有垂直选择晶体管综合蓄电池及其制造方法半导体存储器
公开(公告)号：WO2003028104A2
公开(公告)日：2003-04-03
申请号：PCT/DE2002/002980
申请日：2002-08-14
申请人： INFINEON TECHNOLOGIES AG , LÜTZEN, Jörn , GOEBEL, Bernd , SCHUMANN, Dirk , GUTSCHE, Martin , SEIDL, Harald , POPP, Martin , KERSCH, Alfred , STEINHÖGL, Werner
发明人： LÜTZEN, Jörn , GOEBEL, Bernd , SCHUMANN, Dirk , GUTSCHE, Martin , SEIDL, Harald , POPP, Martin , KERSCH, Alfred , STEINHÖGL, Werner
IPC分类号： H01L27/00
CPC分类号： H01L27/10864 , H01L27/10841 , H01L27/10867 , H01L27/10891
摘要： Zur Herstellung eines Halbleiterspeichers (5) wird in einem ersten Graben (25) ein Grabenkondensator (30) angeordnet. Neben dem ersten Graben (25) wird ein erster Längsgraben (55) und parallel auf der anderen Seite des ersten Grabens (25) ein zweiter Längsgraben (60) in dem Substrat (15) angeordnet. In dem ersten Längsgraben (55) wird eine erste Spacer-Wortleitung (70) und in dem zweiten Längsgraben (60) eine zweite Spacer-Wortleitung (75) angeordnet. In dem ersten Graben (25) werden Verbindungsstege (80) zwischen der ersten Spacer-Wortleitung (70) und der zweiten Spacer-Wortleitung (75) angeordnet, die eine Dicke (110) aufweisen, die in Richtung der ersten Spacer-Wortleitung (70) kleiner ist als die Hälfte der Breite des ersten Grabens (25) in Richtung der ersten Spacer-Wortleitung (70).
摘要翻译：用于制造半导体存储器（5）（25）被布置在第一沟槽中的严重电容器（30）。除了所述第一沟槽（25），第一纵向沟槽（55）和上第一沟槽并行（25），在所述基板的第二纵向沟槽（60）的另一侧（15）被布置。在第一纵向沟槽（55）具有第一间隔的字线（70）和在第二纵向沟槽（60）被布置在第二间隔的字线（75）。在所述第一沟槽（25）的连接板（80）设置在所述第一间隔物的字线（70）和具有厚度（110）所述第二间隔的字线（75）（在第一间隔的字线70的方向之间）比所述第一沟槽（25）朝向所述第一间隔的字线（70）的宽度的一半小。

6. 发明申请

WO2002080240A3 VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERANORDNUNG UND VERWENDUNG EINER IONENSTRAHLANLAGE ZUR DURCHFÜHRUNG DES VERFAHRENS 审中-公开
公开(公告)号：WO2002080240A3
公开(公告)日：2002-10-10
申请号：PCT/EP2002/003344
申请日：2002-03-25
申请人： INFINEON TECHNOLOGIES AG , GOEBEL, Bernd , MOLL, Peter , GUTSCHE, Martin , SEIDL, Harald
发明人： GOEBEL, Bernd , MOLL, Peter , GUTSCHE, Martin , SEIDL, Harald
IPC分类号： H01L21/033
摘要： Bekannt ist ein Lithographisches Verfahren zum Entfernen einer dünnen Maskenschicht, insbesondere eines Si3N4-Liners, auf einer Seite einer Vertiefung in einer Halbleiteranordnung. Erfindungsgemäß ist vorgesehen, dass ein Ionenstrahl unter einem Winkel schräg auf die Vertiefung gerichtet wird, wodurch in den bestrahlten Bereichen die dünne Maskenschicht entfernt wird.

7. 发明申请

WO02080240A2 METHOD FOR PRODUCING A SEMI-CONDUCTOR ARRANGEMENT AND THE USE OF AN ION BEAM ARRANGEMENT FOR CARRYING OUT SAID METHOD 审中-公开
标题翻译：一种用于生产半导体的配置和使用离子束系统用于执行方法
公开(公告)号：WO02080240A2
公开(公告)日：2002-10-10
申请号：PCT/EP0203344
申请日：2002-03-25
申请人： INFINEON TECHNOLOGIES AG , GOEBEL BERND , MOLL PETER , GUTSCHE MARTIN , SEIDL HARALD
发明人： GOEBEL BERND , MOLL PETER , GUTSCHE MARTIN , SEIDL HARALD
IPC分类号： H01L21/033 , H01L21/311 , H01L21/8242
CPC分类号： H01L27/10867 , H01L21/0337 , H01L21/31116
摘要： The invention relates to a lithographic method for removing a thin masking layer, particularly a Si3N4 layer on a side of a recess in a semi-conductor arrangement. According to the invention, an ion beam is orientated in an inclined manner at a certain angle towards the recess, enabling the thin masking layer to be removed in the regions exposed to the beams.
摘要翻译：公开了一种光刻工艺的薄掩模层的去除，特别是氮化硅衬垫，在一侧上的凹槽中的半导体器件。根据本发明，一个离子束以一定角度朝向斜到凹部中，从而将薄掩模层在照射区域移除被提供。

8. 发明申请

WO2004030028A2 VERFAHREN ZUR HERSTELLUNG EINER INTEGRIERTEN HALBLEITERSCHALTUNG 审中-公开
标题翻译：方法用于生产半导体集成电路
公开(公告)号：WO2004030028A2
公开(公告)日：2004-04-08
申请号：PCT/DE2003/003068
申请日：2003-09-16
申请人： INFINEON TECHNOLOGIES AG , GÖBEL, Bernd , MOLL, Peter , SCHUMANN, Dirk , SEIDL, Harald
发明人： GÖBEL, Bernd , MOLL, Peter , SCHUMANN, Dirk , SEIDL, Harald
IPC分类号： H01L
CPC分类号： H01L27/10888 , H01L21/76895 , H01L27/10864 , H01L27/10894
摘要： Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung, bei dem im Speicherbereich (I) elektrische Kontakte (20) für erste leitfähige Strukturen (1) hergestellt werden und die ersten leitfähigen Strukturen (1) kontaktiert werden, ohne seitlich von den ersten leitfähigen Strukturen (1) angeordnete zweite leitfähige Strukturen (2) zu kontaktieren, die seitlich an die ersten leitfähigen Strukturen (1) angrenzen oder zu dicht neben ihnen angeordnet sind, um selektiv zu ihnen lithographisch maskiert werden zu können. Erfindungsgemäß werden die ersten leitfähigen Strukturen (1) kontaktiert, indem im Speicherbereich in Höhe der ersten leitfähigen Strukturen (1) oberhalb der zweiten leitfähigen Strukturen (2) nach einer Planarisierung eine leitfähige Schicht (L), die im Logikbereich beispielsweise zur Fertigung von Gateelektroden eingesetzt wird, abgeschieden und strukturiert wird. Dabei werden Zwischenkontakte (10) strukturiert, die so breit sind, daß Kontaktlöcher für die elektrischen Kontakte (20) auf ihnen justiert werden können. Die Abscheidung einer Nitridschicht zum Schutz der zweiten leitfähigen Strukturen (2) erübrigt sich dadurch.
摘要翻译：本发明涉及一种用于制造在其中为第一导电结构（1）的存储器区域（I）（20）制备的半导体集成电路的电接触，并且所述第一导电结构（1）由所述第一结构没有横向导电接触（2）（1）设置在第二导电图案，以接触施加于第一导电图案的侧面（1）抵接或挨着它们紧密地布置成选择性地掩蔽以它们能够光刻。根据本发明，第一导电结构（1）由所述存储区域在已经在所述逻辑区域被使用过的第二导电结构（2）平坦化，导电层（L）后上面的第一导电结构（1）的电平相接触，例如用于生产栅电极的是，沉积并图案化。在这种情况下，中间触点（10）是结构化的，其是如此之宽的电触头（20），该接触孔可以调整到它们。氮化物层用于保护所述第二导电结构（2）的沉积，从而需要。

9. 发明申请

WO03028104A3 SEMICONDUCTOR MEMORY WITH MEMORY CELLS COMPRISING A VERTICAL SELECTION TRANSISTOR AND METHOD FOR PRODUCTION THEREOF 审中-公开
标题翻译：包含垂直选择晶体管的具有存储器单元的半导体存储器及其制造方法
公开(公告)号：WO03028104A3
公开(公告)日：2003-08-14
申请号：PCT/DE0202980
申请日：2002-08-14
申请人： INFINEON TECHNOLOGIES AG , LUETZEN JOERN , GOEBEL BERND , SCHUMANN DIRK , GUTSCHE MARTIN , SEIDL HARALD , POPP MARTIN , KERSCH ALFRED , STEINHOEGL WERNER
发明人： LUETZEN JOERN , GOEBEL BERND , SCHUMANN DIRK , GUTSCHE MARTIN , SEIDL HARALD , POPP MARTIN , KERSCH ALFRED , STEINHOEGL WERNER
IPC分类号： H01L21/8242 , H01L27/108
CPC分类号： H01L27/10864 , H01L27/10841 , H01L27/10867 , H01L27/10891
摘要： A trench capacitor (30) is arranged in a first trench (25) for production of a semiconductor memory (5). A first longitudinal trench (55) is arranged in the substrate (15) next to the first trench (25) and parallel thereto on the other side of the first trench (25), a second longitudinal trench (60) is arranged therein. A first spacer word line (70) is arranged in the first longitudinal trench (55) and a second spacer word line (75) is arranged in the second longitudinal trench (60). Connecting webs (80) are arranged in the first trench (25) between the first spacer word line (70) and the second spacer word line (75) with a thickness (110), which is smaller in the direction of the first spacer word line (70) than half the width of the first trench (25) in the direction of the first spacer word line (70).
摘要翻译：为了制造半导体存储器（5），沟槽电容器（30）被布置在第一沟槽（25）中。除了所述第一沟槽（25），第一纵向沟槽（55）和上第一沟槽并行（25），在所述基板的第二纵向沟槽（60）的另一侧（15）被布置。在第一纵向沟槽（55）中设置第一间隔字线（70），在第二纵向沟槽（60）中设置第二间隔字线（75）。在所述第一沟槽（25）的连接板（80）设置在所述第一间隔物的字线（70）和具有厚度（110）所述第二间隔的字线（75）（在第一间隔的字线70的方向之间）小于第一沟槽（25）朝向第一间隔字线（70）的宽度的一半。

10. 发明申请

WO2003065436A1 HALBLEITERBAUSTEIN MIT EINER ISOLATIONSSCHICHT UND VERFAHREN ZUR HERSTELLUNG EINES HALBLEITERBAUSTEINS MIT ISOLATIONSSCHICHT 审中-公开
标题翻译：与生产具有隔离层的半导体元件的隔离层和方法半导体部件
公开(公告)号：WO2003065436A1
公开(公告)日：2003-08-07
申请号：PCT/EP2003/000377
申请日：2003-01-16
申请人： INFINEON TECHNOLOGIES AG , BEITEL, Gerhard , BIRNER, Albert , HECHT, Thomas , LUETZEN, Joern , SAENGER, Annette , SEIDL, Harald
发明人： BEITEL, Gerhard , BIRNER, Albert , HECHT, Thomas , LUETZEN, Joern , SAENGER, Annette , SEIDL, Harald
IPC分类号： H01L21/314
CPC分类号： H01L21/28194 , H01L21/314 , H01L27/1085 , H01L27/10861 , H01L27/10873 , H01L28/40 , H01L29/517
摘要： Es wird ein Halbleiterbaustein beschrieben, der im wesentlichen aus einem Siliziummaterial aufgebaut ist und eine Isolationsschicht beispielsweise in Form einer Gate-Isolationsschicht für einen MOS-Transistor oder in Form einer Isolationsschicht einer Speicherzelle für einen dynamischen Speicherbaustein aufweist. Die Isolationsschicht besteht vorzugsweise aus einem dielektrischen Material, dessen Bandlücke grösser als die Bandlücke von SiO2 ist. Zum Aufbau der Isolationsschicht werden Materialien verwendet, die eine Metall-Fluorverbindung wie z.B. Lithiumfluorid aufweisen. Durch das beschriebene Material werden besonders dünne Isolationsschichten bereit gestellt.
摘要翻译：将描述的半导体器件，其被构造从硅材料基本上和具有绝缘层，例如，在栅极绝缘膜为一个MOS晶体管或在存储单元中的用于动态存储器器件的绝缘层的形式的形式。该绝缘层优选地由介电材料制成，其带隙比SiO 2的带隙大的。用于绝缘的结构中使用的层材料，金属氟化合物，如氟化锂有。所描述的材料是特别设置薄的绝缘层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式