专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2004102674A1 TRENCH-SPEICHERKONDENSATOR UND VERFAHREN ZU DESSEN HERSTELLUNG 审中-公开
标题翻译： TRENCH存储器用电容器和方法及其
公开(公告)号：WO2004102674A1
公开(公告)日：2004-11-25
申请号：PCT/DE2004/001003
申请日：2004-05-13
申请人： INFINEON TECHNOLOGIES AG , SEIDL, Harald , MANGER, Dirk , GOLDBACH, Matthias , BIRNER, Albert , SLESAZECK, Stefan
发明人： SEIDL, Harald , MANGER, Dirk , GOLDBACH, Matthias , BIRNER, Albert , SLESAZECK, Stefan
IPC分类号： H01L29/94
CPC分类号： H01L27/1087 , H01L27/10829 , H01L29/945
摘要： Die Erfindung betrifft einen Trench-Speicherkondensator und ein Verfahren zu dessen Herstellung. Bei diesem Speicherkondensator ist die Buried-Plate (3) durch eine dotierte Siliziumschicht (8) bis über die Collar-Isolierschicht (4) verlängert. Die Leiterschicht (8) wird bevorzugt auf eine "vergrabene" Collar-Isolierschicht aufgebracht und mit Hilfe einer durch ALD hergestellten Schutzschicht (9) maskiert. In einem anderen Ausführungsbeispiel besteht die Leiterschicht (18) aus amorphem Silizium, welches in einem unteren Trenchbereich (12) als HSG-Schicht (18') verwendet wird.
摘要翻译：本发明涉及一种沟槽存储电容器和用于其生产的方法。在该存储电容器中的掩埋极板（3）是由掺杂的硅层延伸（8），以在绝缘卡圈（4）。导体层（8）优选在衣领绝缘层“掩埋”沉积和掩蔽通过ALD（9）中产生的保护层。在另一个实施例中，导体层（18）由非晶硅制成，这是在比HSG层（18“）的下部槽区（12）中使用的。

2. 发明申请

WO2003028093A2 VERFAHREN ZUR BILDUNG EINES SOI-SUBSTRATS, VERTIKALER TRANSISTOR UND SPEICHERZELLE MIT VERTIKALEM TRANSISTOR 审中-公开
标题翻译：具有垂直晶体管的形成SOI衬底，垂直晶体管和存储器单元的方法
公开(公告)号：WO2003028093A2
公开(公告)日：2003-04-03
申请号：PCT/DE2002/003023
申请日：2002-08-19
申请人： INFINEON TECHNOLOGIES AG , BIRNER, Albert , BREUER, Steffen , GOLDBACH, Matthias , LUETZEN, Joern , SCHUMANN, Dirk
发明人： BIRNER, Albert , BREUER, Steffen , GOLDBACH, Matthias , LUETZEN, Joern , SCHUMANN, Dirk
IPC分类号： H01L21/84
CPC分类号： H01L27/10864 , H01L27/10867 , H01L27/1203
摘要： Die vorliegende Erfindung betrifft ein Verfahren zur Erzeugung einer Silicon-On-Insulator-Schichtstruktur auf einer Silizium-Oberfläche mit beliebiger Geometrie, mit dem die Silicon-on-Insulator-Struktur auch nur lokal erzeugt werden kann. Das Verfahren umfaßt das Bilden von Mesoporen (10) in dem Silizium-Oberflächenbereich (3), die Oxidation der Mesoporen-Oberfläche unter Bildung von Siliziumoxid und Stegbereichen (22) aus einkristallinem Silizium, die zwischen benachbarten Mesoporen (10) verbleiben, wobei dieser Schritt beendet wird, sobald eine vorgegebene minimale Silizium-Wandstärke der Stegbereiche (22) erreicht ist, das Freilegen der an dem von dem Halbleiter-Substrat (2) abgewandten Ende angeordneten Stegbereiche (22) zwischen benachbarten Mesoporen; und das Durchführen eines selektiven Epitaxieverfahrens, durch das Silizium auf den freigelegten Stegbereichen (22) selektiv gegenüber den Siliziumoxidbereichen (11) aufwächst. Das Verfahren kann verwendet werden, um einen vertikalen Transistor und eine Speicherzelle mit einem derartigen Auswahltransistor herzustellen.
摘要翻译：本发明涉及一种在任意几何形状的硅表面上制造绝缘体上硅层结构的方法，利用该方法仅在局部产生绝缘体上硅结构可以。该方法包括在硅表面区域（3）中形成中孔（10），氧化中孔表面以形成氧化硅，以及在相邻的中孔（10）之间形成的单晶硅的脊区（22）），一旦已达到焊盘区域（22）的预定最小硅壁厚度，就终止该步骤，暴露位于远离半导体衬底（2）的端部处的相邻介孔之间的焊盘区域（22）; 并且执行选择性外延工艺，由此在暴露的焊盘区域（22）上的硅选择性地抵靠在氧化硅区域（11）上。该方法可用于制造具有这种选择晶体管的垂直晶体管和存储单元。

3. 发明申请

WO2003017331A3 SPEICHERZELLE MIT GRABENKONDENSATOR UND VERTIKALEM AUSWAHLTRANSISTOR UND EINEM ZWISCHEN DIESEN GEFORMTEN RINGFÖRMIGEN KONTAKTIERUNGSBEREICH 审中-公开
公开(公告)号：WO2003017331A3
公开(公告)日：2003-02-27
申请号：PCT/DE2002/002559
申请日：2002-07-12
申请人： INFINEON TECHNOLOGIES AG , BIRNER, Albert , GOLDBACH, Matthias , SCHLÖSSER, Till
发明人： BIRNER, Albert , GOLDBACH, Matthias , SCHLÖSSER, Till
IPC分类号： H01L21/8242
摘要： Die obere Kondensatorelektrode (10) des Grabenkondensators ist durch einen rohrförmigen monokristallinen Si-Kontaktierungsbereich (7.1) mit einem epitaktisch aufgewachsenen Source-/Drain-Gebiet (21) des Auswahltransistors (20) verbunden. Die Gateelektrodenschicht (24) weist einen ovalen Umfangsverlauf um den Transistor (20) auf, wobei die ovalen Umfangsverläufe der Gateelektrodenschichten (24) von entlang einer Wortleitung aneinandergereihter Speicherzellen zur Steigerung der Packungsdichte Überlappungsbereiche (24.3) bilden.

4. 发明申请

WO2003036709A3 A METHOD OF FORMING A SILICON DIOXIDE LAYER ON A CURVED SILICON SURFACE 审中-公开
公开(公告)号：WO2003036709A3
公开(公告)日：2003-05-01
申请号：PCT/EP2002/011689
申请日：2002-10-18
申请人： INFINEON TECHNOLOGIES AG , BIRNER, Albert , GOLDBACH, Matthias , SPERL, Irene
发明人： BIRNER, Albert , GOLDBACH, Matthias , SPERL, Irene
IPC分类号： H01L21/316
摘要： The present invention refers to a method of forming a silicon dioxide layer by thermally oxidizing at least one monocrystalline silicon surface region on a semiconductor substrate, said silicon surface region having a curved surface. The present invention is advantageously applicable for the formation of the collar region in the upper part of the trench of a DRAM (Dynamic Random Acess Memory) cell. The method comprises the steps of providing a semiconductor substrate (1) having at least one monocrystalline silicon surface region having a curved surface, roughening the surface of said at least one monocrystalline silicon surface region so as to produce a layer of porous silicon, and thermally oxidizing (9) said at least one roughened monocrystalline silicon surface.

5. 发明申请

WO2003036709A2 A METHOD OF FORMING A SILICON DIOXIDE LAYER 审中-公开
标题翻译：形成二氧化硅层的方法
公开(公告)号：WO2003036709A2
公开(公告)日：2003-05-01
申请号：PCT/EP2002/011689
申请日：2002-10-18
申请人： INFINEON TECHNOLOGIES AG , BIRNER, Albert , GOLDBACH, Matthias , SPERL, Irene
发明人： BIRNER, Albert , GOLDBACH, Matthias , SPERL, Irene
IPC分类号： H01L21/316
CPC分类号： H01L27/1087 , H01L21/02238 , H01L21/02255 , H01L21/02299 , H01L21/3063 , H01L21/31662 , H01L27/10832 , Y10S438/964
摘要： The present invention refers to a method of forming a silicon dioxide layer by thermally oxidizing at least one monocrystalline silicon surface region on a semiconductor substrate, said silicon surface region having a curved surface. The present invention is advantageously applicable for the formation of the collar region in the upper part of the trench of a DRAM (Dynamic Random Acess Memory) cell. The method comprises the steps of providing a semiconductor substrate (1) having at least one monocrystalline silicon surface region having a curved surface, roughening the surface of said at least one monocrystalline silicon surface region so as to produce a layer of porous silicon, and thermally oxidizing (9) said at least one roughened monocrystalline silicon surface.
摘要翻译：本发明涉及通过热氧化半导体衬底上的至少一个单晶硅表面区域形成二氧化硅层的方法，所述硅表面区域具有弯曲表面。本发明有利地适用于在DRAM（动态随机存取存储器）单元的沟槽的上部形成套环区域。该方法包括以下步骤：提供具有至少一个具有弯曲表面的单晶硅表面区域的半导体衬底（1），使所述至少一个单晶硅表面区域的表面粗糙化，从而产生多孔硅层氧化（9）所述至少一个粗糙化的单晶硅表面。

6. 发明申请

WO2003017342A3 VERFAHREN ZUM HERSTELLEN EINER SELBSTJUSTIERTEN STRUKTUR AUF EINEM HALBLEITER-WAFER 审中-公开
公开(公告)号：WO2003017342A3
公开(公告)日：2003-02-27
申请号：PCT/DE2002/002651
申请日：2002-07-18
申请人： INFINEON TECHNOLOGIES AG , GOLDBACH, Matthias , HECHT, Thomas , LÜTZEN, Jörn , SELL, Bernhard
发明人： GOLDBACH, Matthias , HECHT, Thomas , LÜTZEN, Jörn , SELL, Bernhard
IPC分类号： H01L21/027
摘要： Eine Struktur auf einer Schichtenoberfläche des Halbleiter-Wafers weist zumindest einen für elektromagnetische Strahlung reflektierenden ersten Flächenbereich (8,9) und zumindest einen zweiten, im Wesentlichen nicht reflektierenden Flächenbereich (10,11,12) auf. Auf diese Schichtenoberfläche wird eine lichtdurchläßige Isolationsschicht (13) und eine lichtempfindliche Schicht erzeugt. Die elektromagnetische Strahlung wird mit einem Einfallswinkel θ auf die lichtempfindliche Schicht gerichtet und die Struktur der Schichtenoberfläche mit einem lateralen Ersatz in die lichtempfindliche Schicht abgebildet.

7. 发明申请

WO2004017404A1 VERWENDUNG VON MASKEN AUS METALLOXIDEN ZUR BEARBEITUNG VON OBERFLÄCHEN BEI DER HERSTELLUNG VON MIKROCHIPS 审中-公开
标题翻译：面膜以金属氧化物使用工作表面微芯片生产
公开(公告)号：WO2004017404A1
公开(公告)日：2004-02-26
申请号：PCT/DE2003/002378
申请日：2003-07-15
申请人： INFINEON TECHNOLOGIES AG , JAKSCHIK, Stefan , HECHT, Thomas , SCHRÖDER, Uwe , GOLDBACH, Matthias
发明人： JAKSCHIK, Stefan , HECHT, Thomas , SCHRÖDER, Uwe , GOLDBACH, Matthias
IPC分类号： H01L21/8242
CPC分类号： H01L27/1087 , H01L21/31111 , H01L21/3141 , H01L21/31616 , H01L29/66181
摘要： Die Erfindung betrifft ein Verfahren zum abschnittsweisen Modifizieren eines Halbleiters. Zum Dotieren werden diejenigen Abschnitte, die beispielsweise frei von einer Dotierung bleiben sollen, mit einem Metalloxid, z.B. Aluminiumoxid (6), abgedeckt. Anschließend wird der Halbleiter z.B. aus der Gasphase in den Abschnitten (7) dotiert, welche nicht von dem Aluminiumoxid bedeckt sind. Abschließend wird das Aluminiumoxid selektiv wieder entfernt, beispielsweise mit heißer Phosphorsäure. Abschnitte der Halbleiteroberfläche, die aus Silizium, Siliziumoxid oder Siliziumnitrid gebildet sind, verbleiben dabei auf dem Wafer.
摘要翻译：本发明涉及一种方法，用于在半导体的部分修改。对于掺杂是那些保持免费，例如部分，与金属氧化物的掺杂，例如铝氧化物（6），所覆盖。随后，半导体是例如从在（7）中掺杂的部分，这些部分未包括的氧化铝气相。最后，将铝氧化物被选择性地除去，例如，热磷酸。半导体表面，这是从硅，氧化硅或氮化硅形成的部分，由此留在晶片上。

8. 发明申请

WO2003079362A2 SCHALTUNGSANORDNUNG ZUM AUSLESEN, BEWERTEN UND WIEDEREINLESEN EINES LADUNGSZUSTANDES IN EINE SPEICHERZELLE 审中-公开
标题翻译：读取，评估和读取加载到存储单元中的状态的电路装置
公开(公告)号：WO2003079362A2
公开(公告)日：2003-09-25
申请号：PCT/DE2003/000887
申请日：2003-03-18
申请人： INFINEON TECHNOLOGIES AG , GOLDBACH, Matthias , SELL, Bernhard
发明人： GOLDBACH, Matthias , SELL, Bernhard
IPC分类号： G11C
CPC分类号： G11C7/062 , G11C7/065 , G11C11/4091 , G11C11/41 , G11C29/12 , G11C29/38 , G11C29/50
摘要： Die Schaltungsanordnung umfaßt eine Bitleitung (10), eine Referenzbitleitung (12), einen Ausleseverstärker mit zwei kreuzgekoppelten CMOS-Invertern, welche jeweils einen n-Kanal-Transistor (20, 22) und einen p-Kanal-Feldeffekttransistor (30, 32) umfassen, sowie an den jeweiligen Source-Anschlüssen 2 Spannungsquellen (40, 42), von denen die an den n-Kanal-Feldeffekttransistoren angebundene Spannungsquelle (40) von einem unteren auf ein oberes Potential und die an die p-Kanal-Feldeffekttransistoren (30, 32) angebundene Spannungsquelle (42) von dem oberen auf das untere Potential durchfahrbar ist. Mit dieser Schaltungsanordnung können 3 unterschiedliche Ladungszustände in der Speicherzelle (4) an der Bitleitung (10) gespeichert werden, wenn die Einsatzspannungen (UTH1, UTH2) an den Transistoren größer als die Hälfte der Spannungsdifferenz zwischen unterem und oberen Spannungspotential gewählt werden. Dieses läßt sich herstellungstechnisch oder beispielsweise durch Ändern der Substratvorspannung erzielen. Der dritte Ladungszustand kann für binäre Logik oder zur Detektion eines Defektes in der Speicherzelle (4) genutzt werden.
摘要翻译：
电路安排补足大街吨的位线（10），参考位线（12），一个Ausleseverst BEAR更强具有两个交叉耦合的CMOS反相器，每个具有n沟道晶体管（20，22）和 p沟道场效应晶体管（30，32）包括，以及到相应源康恩导航用SEN 2个电压源（40,42），其中所述栓系从较低到一个n沟道场效应晶体管的电压源（40）上电位和连接到电压源（42）的从上到下的p沟道场效应晶体管（30,32）是可穿越的。利用这种电路安排K＆ouml;所用的存储器单元（4）至位线（10）3个不同Ladungszust HANDS被存储时的阈值电压（值U TH1，Uth2）到晶体管GR＆ouml;道路他比手之间的电压差的一半选择较低和较高的电压电位。这可以通过制造技术或者例如通过改变衬底偏置电压来实现。第三种充电状态可用于二进制逻辑或检测存储单元（4）中的缺陷。

9. 发明申请

WO2002059951A1 HALBLEITERANORDNUNG UND VERFAHREN ZUR ÄTZUNG EINER SCHICHT DER HALBLEITERANORDNUNG MITTELS EINER SILIZIUMHALTIGEN ÄTZMASKE 审中-公开
标题翻译： SEMICONDUCTOR DEVICE AND METHOD FOR ETCHING半导体器件的层中使用含有硅的蚀刻掩模
公开(公告)号：WO2002059951A1
公开(公告)日：2002-08-01
申请号：PCT/DE2002/000130
申请日：2002-01-17
申请人： INFINEON TECHNOLOGIES AG , GOLDBACH, Matthias
发明人： GOLDBACH, Matthias
IPC分类号： H01L21/033
CPC分类号： H01L21/0332 , H01L21/0335 , H01L21/31116 , H01L21/31144
摘要： Zur Erhöhung der Ätzresistenz und zur Reduzierung der Ätzrate einer siliziumhaltigen Maskenschicht (3) wird eine zusätzliche Substanz (8) in die Maskenschicht (3) oder in ein Ätzgas gemischt. Die zusätzliche Substanz (8) ist in der Maskenschicht (3) vorhanden bzw. reichert in der Maskenschicht (3) an. Während eines nachfolgenden Ätzprozesses zur Strukturierung mittels der Maskenschicht (3) wird die Maskenschicht (3) mit einer verminderten Ätzrate abgetragen.
摘要翻译：为了提高耐蚀刻性，并降低另外的物质（8）在掩模层的蚀刻气体（3）中或在混合的含硅掩模层（3）的蚀刻速率。另外的物质（8）存在于所述掩模层（3）和在所述掩模层（3）累积。在由掩模层（3）的装置，用于图案化的后续蚀刻工艺中，掩模层（3）与一降低的蚀刻速率移除。

10. 发明申请

WO2002067330A2 ELEKTRODENANORDNUNG ZUR LADUNGSSPEICHERUNG UND ENTSPRECHENDES HERSTELLUNGSVERFAHREN 审中-公开
标题翻译：电极排列，电荷存储及相应方法
公开(公告)号：WO2002067330A2
公开(公告)日：2002-08-29
申请号：PCT/EP2002/001800
申请日：2002-02-20
申请人： INFINEON TECHNOLOGIES AG , GOLDBACH, Matthias , HECHT, Thomas
发明人： GOLDBACH, Matthias , HECHT, Thomas
IPC分类号： H01L27/108
CPC分类号： H01L27/10861 , H01L27/10867
摘要： Die Erfindung schafft Elektrodenanordnung zur Ladungsspeicherung mit einer äußeren Grabenelektrode (202; 406), die entlang der Wand eines in einem Substrat (401) vorgesehenen Grabens ausgebildet ist und im Graben beiderseitig von einem ersten und zweiten Dielektrikum (104; 405, 409) elektrisch isoliert ist; einer inneren Grabenelektrode (201; 410), die im Graben isoliert vom zweiten Dielektrikum (104; 409) als Gegenelektrode zur äußeren Grabenelektrode (201; 406) dient; und einer Substratelektrode (201; 403), die außerhalb des Grabens isoliert vom ersten Dielektrikum (104; 405) als Gegenelektrode zur äußeren Grabenelektrode (202; 406) dient und die im oberen Grabenbereich mit der inneren Grabenelektrode (201; 410) verbunden ist.
摘要翻译：本发明提供电极装置，用于存储具有外严重电极（202; 406）的电荷（; 405，409 104）电隔离的由第一和第二电介质沿着形成在沟槽的衬底（401）的壁，并且在两侧上的沟槽提供是; 由第二介电层（409 104）;在所述沟槽隔离;内严重电极（410 201）用作反电极与外部电极严重（406 201）; 连接，和衬底电极（201; 403），该绝缘沟槽的外侧从所述第一电介质（104; 405）;;中使用并与内严重电极作为对电极，以所述外严重电极（406 202）（410 201）上严重的区域。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式