专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明申请

WO2012047819A3 APPARATUS AND METHODS FOR PLASMA ETCHING 审中-公开
标题翻译：用于等离子体蚀刻的装置和方法
公开(公告)号：WO2012047819A3
公开(公告)日：2012-06-21
申请号：PCT/US2011054653
申请日：2011-10-03
申请人： SKYWORKS SOLUTIONS INC , BERKOH DANIEL K , WOODARD ELENA B , SCOTT DEAN G
发明人： BERKOH DANIEL K , WOODARD ELENA B , SCOTT DEAN G
IPC分类号： H01L21/3065
CPC分类号： H01L21/30621 , H01J37/32642 , H01J37/32651 , H01J37/32935 , H01L21/6835 , H01L21/76898 , H01L2221/68327 , H01L2221/6834 , H01L2221/68372 , H01L2221/68381
摘要： Apparatus and methods for plasma etching are disclosed. In one embodiment, an apparatus for etching a plurality of features on a wafer comprises a chamber (146), a feature plate (148) disposed in the chamber for holding the wafer, a gas channel (106) configured to receive a plasma source gas, an anode (142) disposed above the feature plate, a cathode (143) disposed below the feature plate, a radio frequency power source (144) configured to provide a radio frequency voltage between the anode and the cathode so as to generate plasma ions from the plasma source gas, and a clamp (250) configured to clamp the wafer against the feature plate. The clamp includes at least one measurement hole (251) for passing a portion of the plasma ions to measure a DC bias of the feature plate.
摘要翻译：公开了用于等离子体蚀刻的装置和方法。在一个实施例中，用于蚀刻晶片上的多个特征的设备包括：室（146），设置在室中用于保持晶片的特征板（148），气体通道（106），其构造成接收等离子体源气体，设置在特征板上方的阳极（142），设置在特征板下方的阴极（143），被配置为在阳极和阴极之间提供射频电压以产生等离子体离子的射频电源（144）和等离子体源气体的夹具（250）以及夹紧所述晶片抵靠所述特征板的夹具（250）。夹具包括用于使一部分等离子体离子通过以测量特征板的直流偏压的至少一个测量孔（251）。

52. 发明申请

WO2010016249A1 半導体装置の製造方法およびプラズマエッチング装置审中-公开
标题翻译：半导体器件的制造方法和等离子体蚀刻器件
公开(公告)号：WO2010016249A1
公开(公告)日：2010-02-11
申请号：PCT/JP2009/003738
申请日：2009-08-05
申请人：日本電気株式会社 , 須藤信也 , 工藤耕治 , 岡本健志
发明人：須藤信也 , 工藤耕治 , 岡本健志
IPC分类号： H01L21/3065 , H05H1/46
CPC分类号： H01L21/30621 , G02B6/122 , G02B2006/12078 , G02B2006/12176 , H01J37/32091 , H01J37/321 , H05H1/46
摘要：　この製造方法は、化合物半導体からなる被加工物１０の上に所定パターンのエッチングマスク１１ｐを形成する工程と、エッチングマスク１１ｐの形成後、プラズマエッチング装置のチャンバ内に配置された被加工物１０の上に、少なくともヨウ化水素ガス、四塩化ケイ素ガスおよび塩素ガスを含む混合ガスを導入するとともに混合ガスをプラズマ化する工程と、当該プラズマ化された混合ガスを被加工物１０に入射させて被加工物１０を選択的にエッチングする工程と、を含む。
摘要翻译：提供一种制造方法，包括：在由化合物半导体构成的工件（10）上形成具有规定图案的蚀刻掩模（11p）的步骤; 在形成蚀刻掩模（11p）并且将工件（10）已经放置在等离子体蚀刻装置的室中之后的步骤中，至少包含碘化氢气体，四氯化硅气体和氯气的气体混合物是引入[进入腔室]并在工件（10）上转换为等离子体; 并且使形成等离子体的气体混合物入射到工件（10）上的步骤，并且选择性地蚀刻工件（10）。

53. 发明申请

WO2009016341A2 AN OPTICAL WAVEGUIDE STRUCTURE AND METHOD OF MANUFACTURE THEREOF 审中-公开
标题翻译：一种光学波导结构及其制造方法
公开(公告)号：WO2009016341A2
公开(公告)日：2009-02-05
申请号：PCT/GB2008/002376
申请日：2008-07-10
申请人： FILTRONIC COMPOUND SEMICONDUCTORS LIMITED , MURDOCH, Gayle , O'KEEFE, Matthew, Francis , CLEMENTS, Stephen, John
发明人： MURDOCH, Gayle , O'KEEFE, Matthew, Francis , CLEMENTS, Stephen, John
IPC分类号： G02B6/136 , G02B6/122
CPC分类号： H01L21/30621 , G02B6/122 , G02B6/136 , G02B2006/12097
摘要： An optical waveguide structure comprising a III-V semiconductor substrate; a III-V semiconductor top layer; and, an etch stop layer sandwiched therebetween, the etch stop layer containing Aluminium or Phosphorous; the top layer comprising first and second spaced apart recesses extending through the top layer to the etch stop layer and defining an optical waveguide therebetween.
摘要翻译：一种包括III-V半导体衬底的光波导结构; III-V半导体顶层; 以及夹在其间的蚀刻停止层，所述蚀刻停止层含有铝或磷; 顶层包括延伸穿过顶层到蚀刻停止层并在其间限定光波导的第一和第二间隔开的凹槽。

54. 发明申请

WO2009010391A1 VERFAHREN ZUM ÄTZEN EINER SCHICHT AUF EINEM SILIZIUM-HALBLEITERSUBSTRAT 审中-公开
标题翻译：法蚀刻层上的硅半导体衬底
公开(公告)号：WO2009010391A1
公开(公告)日：2009-01-22
申请号：PCT/EP2008/058539
申请日：2008-07-02
申请人： ROBERT BOSCH GMBH , BECKER, Volker , LAERMER, Franz , FUCHS, Tino , LEINENBACH, Christina
发明人： BECKER, Volker , LAERMER, Franz , FUCHS, Tino , LEINENBACH, Christina
IPC分类号： H01L21/3065 , H01L21/3213 , B81C1/00 , B01J19/08
CPC分类号： H01L21/3065 , B81C1/00531 , B81C1/00595 , B81C2201/0132 , B81C2201/0138 , H01L21/02019 , H01L21/30621 , H01L21/32135
摘要： Die Erfindung betrifft ein Verfahren zum selektiven Ätzen einer SiGe-Mischhalbleiterschicht auf einem Silizium-Halbleitersubstrat durch trockenchemisches Ätzen der SiGe-Mischhalbleiterschicht mittels eines Ätzgases ausgewählt aus der Gruppe umfassend ClF 3 und/oder ClF 5 , wobei man dem Ätzgas ein Gas ausgewählt aus der Gruppe umfassend Cl 2 und/oder HCl zusetzt.
摘要翻译：本发明涉及一种方法，用于通过从由ClF 3的组成的组中选择的蚀刻气体的装置选择性地蚀刻由SiGe混合半导体层的干式化学蚀刻的硅半导体衬底上的SiGe混合半导体层，和/或ClF5给蚀刻气体，从由氯气所组成的组中选择的气体和/或加入HCl。

55. 发明申请

WO2007145679A2 PLANARIZATION OF GAN BY PHOTORESIST TECHNIQUE USING AN INDUCTIVELY COUPLED PLASMA 审中-公开
标题翻译：使用电感耦合等离子体技术通过光电子技术进行平面化
公开(公告)号：WO2007145679A2
公开(公告)日：2007-12-21
申请号：PCT/US2007002943
申请日：2007-02-02
申请人： UNIV BOSTON , MOUSTAKAS THEODORE D , WILLIAMS ADRIAN D
发明人： MOUSTAKAS THEODORE D , WILLIAMS ADRIAN D
IPC分类号： H01L21/76
CPC分类号： H01L21/30621
摘要： Films of Ill-nitride for semiconductor device growt are planarized using an etch-back method. The metho includes coating a III-nitride surface having surface roughness features in the micron range with a sacrificial planarization material such as an appropriately chose photoresist. The sacrificial planarization material is then etched together with the Ill-nitride roughness features using dry etch methods such as inductivel coupled plasma reactive ion etching. By closely matchin the etch rates of the sacrificial planarization materia and the III-nitride material, a planarized Ill-nitride surface is achieved. The etch-back process together wit a high temperature annealing process yields a planarize III -nitride surface with surface roughness features reduced to the nm range. Planarized Ill-nitride, e.g., GaN, substrates and devices containing them are als provided.
摘要翻译：使用回蚀法平面化半导体器件生长的III族氮化物薄膜。该方法包括用诸如适当选择的光致抗蚀剂的牺牲平坦化材料涂覆在微米范围内具有表面粗糙度特征的III族氮化物表面。然后使用诸如感应耦合的等离子体反应离子蚀刻之类的干蚀刻方法将牺牲平坦化材料与III族氮化物粗糙度特征一起蚀刻。通过紧密匹配牺牲平坦化材料和III族氮化物材料的蚀刻速率，实现了平坦化的III族氮化物表面。回蚀工艺与高温退火工艺一起产生了具有降低到nm范围的表面粗糙度特征的平面化III氮化物表面。提供平面化的III族氮化物，例如GaN，衬底和含有它们的器件。

56. 发明申请

WO2005093137A1 REDUCTION OF CARROT DEFECTS IN SILICON CARBIDE EPITAXY 审中-公开
标题翻译：减少碳化硅外壳中的卡扣缺陷
公开(公告)号：WO2005093137A1
公开(公告)日：2005-10-06
申请号：PCT/US2004/038895
申请日：2004-11-18
申请人： CREE, INC. , O'LOUGHLIN, Michael John , SUMAKERIS, Joseph John
发明人： O'LOUGHLIN, Michael John , SUMAKERIS, Joseph John
IPC分类号： C30B29/36
CPC分类号： C30B25/02 , C03B23/02 , C30B29/36 , H01L21/02019 , H01L21/30621
摘要： Single crystal silicon carbide epitaxial layer on an off-axis substrate are manufactured by placing the substrate in an epitaxial growth reactor, growing a first layer of epitaxial silicon carbide on the substrate, interrupting the growth of the first layer of epitaxial silicon carbide, etching the first layer of epitaxial silicon carbide to reduce the thickness of the first layer, and regrowing a second layer of epitaxial silicon carbide on the first layer of epitaxial silicon carbide. Carrot defects may be terminated by the process of interrupting the epitaxial growth process, etching the grown layer and regrowing a second layer of epitaxial silicon carbide. The growth interruption/etching/regrowth may be repeated multiple times. A silicon carbide epitaxial layer has at least one carrot defect that is terminated within the epitaxial layer. A semiconductor structure includes an epitaxial layer of silicon carbide on an off-axis silicon carbide substrate, and a carrot defect having a nucleation point in the vicinity of an interface between the substrate and the epitaxial layer and is terminated within the epitaxial layer.
摘要翻译：通过将衬底放置在外延生长反应器中，在衬底上生长第一层外延碳化硅，中断外延碳化硅的第一层的生长，蚀刻外延碳化硅的第一层，制造脱轴衬底上的单晶碳化硅外延层第一层外延碳化硅以减小第一层的厚度，以及在第一层外延碳化硅上再生第二层外延碳化硅。胡萝卜缺陷可以通过中断外延生长过程，蚀刻生长层和再生第二层外延碳化硅的过程来终止。生长中断/蚀刻/再生长可以重复多次。碳化硅外延层具有端接在外延层内的至少一个胡萝卜缺陷。半导体结构包括在偏轴碳化硅衬底上的碳化硅外延层和在衬底和外延层之间的界面附近具有成核点的胡萝卜缺陷，并且终止在外延层内。

57. 发明申请

WO2004081974A3 A METHOD OF PRODUCING SUBSTRATES OR COMPONENTS ON SUBSTRATES INVOLVING TRANSFER OF A USEFUL LAYER, FOR MICROELECTRONICS, OPTOELECTRONICS, OR OPTICS 审中-公开
标题翻译：涉及转移有用层，用于微电子，光电或光学的基板上的基板或元件的生产方法
公开(公告)号：WO2004081974A3
公开(公告)日：2004-11-25
申请号：PCT/IB2004001344
申请日：2004-03-12
申请人： SOITEC SILICON ON INSULATOR , LETERTRE FABRICE , RAYSSAC OLIVIER
发明人： LETERTRE FABRICE , RAYSSAC OLIVIER
IPC分类号： H01L21/306 , H01L21/762 , H01L21/78
CPC分类号： H01L21/76259 , H01L21/30621 , H01L21/76254 , H01L21/78
摘要： The invention provides a method of transferring a useful layer of a monocrystalline material from a first support to a second support, comprising the following steps: forming a first substrate comprising the first support (10) and the useful layer (14, 16) with a detachable interface (12) between them, in which a treatment involving the useful layer includes the formation of a peripheral zone of material (161) that may laterally cover said interface; removing material, allowing detachment to reach said interface (12) in order to detach it at said interface; affixing a free face of the useful layer (14, 16) to a second support (20); and detaching at said interface (12). The detachment means can be employed in the absence of a peripheral zone of material. Application to fabricating substrates or components on substrates for microelectronics, optoelectronics, or optics.
摘要翻译：本发明提供一种将单晶材料的有用层从第一支撑件转移到第二支撑件的方法，包括以下步骤：用包括第一支撑件（10）和有用层（14,16）的第一基板它们之间的可拆卸接口（12），其中涉及有用层的处理包括形成可横向覆盖所述界面的材料周边区域（161）; 去除材料，允许分离到达所述界面（12）以便在所述界面处分离; 将有用层（14,16）的自由面固定到第二支撑件（20）上; 并在所述接口（12）处分离。在没有周边区域的材料的情况下可以使用分离装置。适用于在微电子，光电子学或光学器件的衬底上制造衬底或元件。

58. 发明申请

WO2004008509A1 DEFECT REDUCTION IN SEMICONDUCTOR MATERIALS 审中-公开
标题翻译：半导体材料缺陷减少
公开(公告)号：WO2004008509A1
公开(公告)日：2004-01-22
申请号：PCT/EP2003/007604
申请日：2003-07-11
申请人： UNIVERSITY COLLEGE CORK - NATIONAL UNIVERSITY OF IRELAND, CORK , ROYCROFT, Brendan, John , MAASKANT, Pleun, Pieter
发明人： ROYCROFT, Brendan, John , MAASKANT, Pleun, Pieter
IPC分类号： H01L21/20
CPC分类号： H01L21/30621 , H01L21/0237 , H01L21/02378 , H01L21/0242 , H01L21/02455 , H01L21/02458 , H01L21/0254 , H01L21/02658 , H01L21/30617
摘要： An initial epitaxial layer (2) of GaN is grown on a sapphire substrate (2). The epitaxial layer (2) is then etched in a reactive ion etch (RIE) chamber. This etching acts preferentially at defects (3), causing them to become enlarged cavities (5). The cavities (5) are too large in proportion to the crystal lattice to act as defects in the usual sense, and so a further GaN epitaxial layer fills into the cavities. Thus, propagation of defects is avoided.
摘要翻译：在蓝宝石衬底（2）上生长GaN的初始外延层（2）。然后在反应离子蚀刻（RIE）室中蚀刻外延层（2）。这种蚀刻优先在缺陷（3）上起作用，使得它们变成扩大的空腔（5）。空穴（5）与晶格的比例太大，以作为通常意义上的缺陷，因此另外的GaN外延层填充到空腔中。因此，避免了缺陷的传播。

59. 发明申请

WO1994013010A1 PROCESS OF SHAPING FEATURES OF SEMICONDUCTOR DEVICES 审中-公开
标题翻译：形成半导体器件特征的工艺
公开(公告)号：WO1994013010A1
公开(公告)日：1994-06-09
申请号：PCT/US1992010151
申请日：1992-11-25
申请人： FEI COMPANY
发明人： FEI COMPANY , SWANSON, Lynwood, W. , LINDQUIST, John, M.
IPC分类号： H01L21/306
CPC分类号： H01J37/3056 , H01J2237/006 , H01L21/30621 , H01L21/3065 , H01L21/32136
摘要： Semiconductor devices are modified and/or repaired by a gas enhanced physical puttering process. A sample (22) is positioned on a movable X-Y stage (24) located within a lower chamber (26) which is evacuated and under the control of vacuum controller (32). In an evacuated envelop (10) a focused ion beam (18) passes from a liquid metal ion source (14) through column (16) and deflection means (20) and is scanned over an area to be removed on the sample (22). Iodine vapor from source (46) is directed toward the same area to aid in the selective sputtering by enabling a chemical reaction at the scanned area. The iodine may be initially handled in a solid state and is then heated inside the focused ion beam system without presenting a toxic hazard.
摘要翻译：半导体器件通过气体增强的物理推杆过程进行修改和/或修复。样品（22）定位在位于下室（26）内的可移动X-Y台（24）上，该下室（28）被抽真空并在真空控制器（32）的控制下。在抽真空的包络（10）中，聚焦离子束（18）从液态金属离子源（14）通过色谱柱（16）和偏转装置（20）传送并扫描在样品（22）上待除去的区域上，。来自源极（46）的碘蒸气被引向相同的区域，以通过在扫描区域进行化学反应来帮助选择性溅射。碘可以最初以固态处理，然后在聚焦离子束系统内被加热，而不会产生毒性危险。

60. 发明申请

WO2017213743A1 METHOD FOR WAFER OUTGASSING CONTROL 审中-公开
标题翻译：晶片外控控制方法
公开(公告)号：WO2017213743A1
公开(公告)日：2017-12-14
申请号：PCT/US2017/027001
申请日：2017-04-11
申请人： APPLIED MATERIALS, INC.
发明人： YAN, Chun , BAO, Xinyu
IPC分类号： H01L21/3065 , H01L21/205 , H01L21/265
CPC分类号： H01L21/67017 , H01L21/30621 , H01L21/3065 , H01L21/30655 , H01L21/67201 , Y02P80/30
摘要： Embodiments disclosed herein generally relate to methods for controlling substrate outgassing such that hazardous gasses are eliminated from a surface of a substrate after a III-V epitaxial growth process or an etch clean process, and prior to additional processing. An oxygen containing gas is flowed to a substrate in a load lock chamber, and subsequently a non-reactive gas is flowed to the substrate in the load lock chamber. As such, hazardous gases and outgassing residuals are decreased and/or removed from the substrate such that further processing may be performed.
摘要翻译：这里公开的实施例大体上涉及用于控制衬底放气的方法，使得在III-V外延生长工艺或蚀刻清洁工艺之后并且在附加处理之前从衬底的表面去除有害气体。含氧气体流入负载锁定室中的衬底，随后非负载气体流入负载锁定室中的衬底。因此，有害气体和除气残余物从基底减少和/或去除，使得可以进行进一步的处理。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式