专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2017157902A1 A METHOD FOR SELECTIVE ETCHING OF NANOSTRUCTURES 审中-公开
标题翻译：一种选择性蚀刻纳米结构的方法
公开(公告)号：WO2017157902A1
公开(公告)日：2017-09-21
申请号：PCT/EP2017/055929
申请日：2017-03-14
申请人： KHAN, MD Sabbir Ahmed , SUNDQVIST, Jonas , SUYATIN, Dmitry
发明人： KHAN, MD Sabbir Ahmed , SUNDQVIST, Jonas , SUYATIN, Dmitry
IPC分类号： H01L21/306 , H01L21/3065 , H01L21/308 , B82B3/00 , B82Y40/00
CPC分类号： H01L21/3065 , B81C1/00626 , B82Y10/00 , B82Y40/00 , H01L21/30621 , H01L21/3086 , H01L29/0673 , H01L29/66439 , H01L29/66795 , H01L29/775 , H01L29/785 , H01L2029/7858
摘要： The present invention relates to a method for selective etching of a nanostructure (10). The method comprising: providing the nanostructure (10) having a main surface (12) delimited by, in relation to the main surface (12), inclined surfaces (14); and subjecting the nanostructure (10) for a dry etching, wherein the dry etching comprises: subjecting the nanostructure (10) for a low energy particle beam (20) having a direction perpendicular to the main surface (12); whereby a recess (16) in the nanostructure (10) is formed, the recess (16) having its opening at the main surface (12) of the nanostructure (10).
摘要翻译：本发明涉及用于选择性蚀刻纳米结构（10）的方法。该方法包括：提供具有由主表面（12）相对于主表面（12）界定的主表面（12）的纳米结构（10）; （10）进行干蚀刻，其中所述干蚀刻包括：使所述纳米结构（10）经历具有垂直于所述主表面（12）的方向的低能粒子束（20）;以及使所述纳米结构（10）由此形成纳米结构（10）中的凹陷（16），凹陷（16）在纳米结构（10）的主表面（12）处具有其开口。

2. 发明申请

WO2017114296A1 一种铝镓氮化合物/氮化镓高电子迁移率晶体管审中-公开
公开(公告)号：WO2017114296A1
公开(公告)日：2017-07-06
申请号：PCT/CN2016/111609
申请日：2016-12-23
申请人：中国电子科技集团公司第五十五研究所
发明人：任春江 , 陈堂胜
IPC分类号： H01L29/778 , H01L29/06 , H01L29/08
CPC分类号： H01L29/7786 , H01L21/02378 , H01L21/02433 , H01L21/02458 , H01L21/0254 , H01L21/0257 , H01L21/02598 , H01L21/0262 , H01L21/02631 , H01L21/246 , H01L21/30621 , H01L29/06 , H01L29/0891 , H01L29/1029 , H01L29/2003 , H01L29/205 , H01L29/207 , H01L29/401 , H01L29/41766 , H01L29/41775 , H01L29/454 , H01L29/475 , H01L29/66462 , H01L29/66863
摘要：提供一种具有铝镓氮化合物插入层应变平衡的氮化物高迁移率晶体管。包括：衬底（21）和位于衬底（21）上的GaN缓冲层（22）；AlyGa1-yN插入层（23）位于GaN缓冲层（22）上；与GaN缓冲层（22）相对的位于AlyGa1-yN插入层（23）上的AlxGa1-xN势垒层（24）；位于AlxGa1-xN势垒层（24）上的GaN帽层（25）；GaN帽层（25）和部分厚度的AlxGa1-xN势垒层（24）被去除形成凹槽，凹槽中提供"Г"型源电极（26）和漏电极（27）；栅电极（28）位于源电极（26）和漏电极（27）之间。另外还提供了一种氮化物高迁移率晶体管，在AlxGa1-xN势垒层（24）和GaN帽层（25）之间还包含了一AlzGa1-zN插入层（35）。上述氮化物高迁移率晶体管采用高Al组分AlGaN插入层实现AlN插入层的性能，使工艺可控性更强；引入"Г"型源电极和漏电极便于形成欧姆接触，同时结合GaN帽层可更好的对外延层整体应力进行控制，保证器件可靠性同时使性能最优化。

3. 发明申请

WO2016100873A1 NOVEL METHODS OF ATOMIC LAYER ETCHING (ALE) USING SEQUENTIAL, SELF-LIMITING THERMAL REACTIONS 审中-公开
标题翻译：使用顺序，自限制热反应的原子层蚀刻（ALE）的新方法
公开(公告)号：WO2016100873A1
公开(公告)日：2016-06-23
申请号：PCT/US2015/066789
申请日：2015-12-18
申请人： THE REGENTS OF THE UNIVERSITY OF COLORADO, A BODY CORPORATE
发明人： GEORGE, Steven M. , LEE, Younghee
IPC分类号： C23F1/12
CPC分类号： H01L21/28185 , C23F1/12 , H01L21/30621 , H01L21/31122 , H01L21/32135 , H01L21/465 , H01L21/67069 , H01L21/67253 , H01L29/517
摘要： The invention includes a method of promoting atomic layer etching (ALE) of a surface. In certain embodiments, the method comprises sequential reactions with a metal precursor and a halogen-containing gas. The invention provides a solid substrate obtained according t any of the methods of the invention. The invention further provides a porous substrate obtained according to any of the methods of the invention. The invention further provides a patterned solid substrate obtained according to any of the methods of the invention.
摘要翻译：本发明包括促进表面的原子层蚀刻（ALE）的方法。在某些实施方案中，该方法包括与金属前体和含卤素气体的顺序反应。本发明提供了根据本发明的任何方法获得的固体底物。本发明还提供了根据本发明的任何方法获得的多孔基材。本发明还提供了根据本发明的任何方法获得的图案化固体底物。

4. 发明申请

WO2015019539A1 再生基板の製造方法审中-公开
标题翻译：制造回收衬底的方法
公开(公告)号：WO2015019539A1
公开(公告)日：2015-02-12
申请号：PCT/JP2014/003425
申请日：2014-06-26
申请人：シャープ株式会社
发明人：永森　基 , 園田　孝徳 , 西田　貴信 , 坂本　健次 , 鈴木　芳英
IPC分类号： H01L21/3065 , H01L21/306 , H05H1/46
CPC分类号： H01L33/0079 , H01J37/321 , H01L21/30612 , H01L21/30621
摘要：簡便な方法で、基板の結晶性や表面凹凸形状に悪影響を与えずに、使用不可能になったＧａＮ層付きＰＳＳ基板を品質良く再生する。サファイヤ基板１上にバッファ層２（ＡｌＮ層）窒化物半導体層３（ＧａＮ層）が１層（または複数層）形成された半導体基板１０に対してドライエッチングにより前記窒化物半導体層３（ＧａＮ層）および前記バッファ層２（ＡｌＮ層）を除去する第１ドライエッチング工程を有している。
摘要翻译：本发明的目的是使用简单的方法从具有不可用的GaN层的PSS中回收高质量的PSS，而不会不利地影响衬底的结晶性质和表面形貌。该方法包括第一干蚀刻工艺，其中包括形成在蓝宝石衬底上的氮化物半导体层（3）（GaN层）的缓冲层（2）（AlN层）和一层（或更多）的半导体衬底（10）（1）被干蚀刻以从其中去除氮化物半导体层（3）（GaN层）和缓冲层（2）（AlN层）。

5. 发明申请

WO2007025812A1 VERFAHREN ZUR ERZEUGUNG VON DURCHKONTAKTIERUNGEN IN HALBLEITERWAFERN 审中-公开
标题翻译：用于生产在半导体晶片的通孔
公开(公告)号：WO2007025812A1
公开(公告)日：2007-03-08
申请号：PCT/EP2006/064599
申请日：2006-07-24
申请人： FORSCHUNGSVERBUND BERLIN E.V. , KRUEGER, Olaf , SCHOENE, Gerd , JOHN, Wilfred , WERNICKE, Tim , WUERFL, Joachim
发明人： KRUEGER, Olaf , SCHOENE, Gerd , JOHN, Wilfred , WERNICKE, Tim , WUERFL, Joachim
IPC分类号： H01L21/768
CPC分类号： H01L21/76898 , H01L21/02057 , H01L21/30621 , H01L21/3065 , H01L2924/0002 , H01L2924/00
摘要： Die Erfindung betrifft ein Verfahren zur Erzeugung von vertikalen Durchkontaktierungen (Mikro-Vias) in Halbleiterwaf ern zur Herstellung von Halbleiter-Bauelementen, das heißt von Kontakten auf der Wafer-Vorderseite durch den Halbleiter-Waf er hindurch zur Wafer-Rückseite . Vorgeschlagen wird ein Verfahren mit folgenden Schritten: -Laserbohren von Sacklöchern an den Kontaktverbindungsstellen von der Wafer-Rückseite her in das Halbleitersubstrat -Reinigung des Wafers -materialselektives Plasmaätzen des Halbleitersubstrates bis zum aktiven Schichtstapel des Wafers -materialselektives Plasmaätzen des aktiven Schichtstapels des Wafers bis zum Erreichen der mit der Wafer-Rückseite zu verbindenden Kontakte -Aufbringen einer Plattierbasis auf die Wafer-Rückseite und in die Sacklöcher -galvanischer Goldauftrag auf die metallisierte Wafer- Rückseite und die Sacklöcher
摘要翻译：本发明涉及一种用于在Halbleiterwaf仁用于制造半导体器件，即从由半导体WAF其传递到晶片背面的晶片表面上的触点垂直通孔（微通孔）的产生的方法。提出了一种方法，包括以下步骤：在所述晶片的所述半导体衬底纯化晶片背面侧的接触连接点的盲孔的-Laserbohren -materialselektives半导体衬底以在晶片的活性层堆叠的等离子体蚀刻-materialselektives晶片的活性层堆叠的等离子体蚀刻到达到与晶片背侧触点-Aufbringen电镀基体被接合到晶片背面侧并进入金属化晶片背面和盲孔上的盲孔-galvanischer金顺序

6. 发明申请

WO2006020355A3 METHOD FOR ETCHING MESA ISOLATION IN ANTIMONY BASED COMPOUND SEMICONDUCTOR STRUCTURES 审中-公开
标题翻译：用于蚀刻抗微生物化学半导体结构中的MESA分离的方法
公开(公告)号：WO2006020355A3
公开(公告)日：2006-05-18
申请号：PCT/US2005026117
申请日：2005-07-22
申请人： NORTHROP GRUMMAN CORP , NAM PETER S , LANGE MICHAEL D , TSAI ROGER S
发明人： NAM PETER S , LANGE MICHAEL D , TSAI ROGER S
IPC分类号： H01L21/306 , H01L21/335 , H01L29/778
CPC分类号： H01L29/66462 , H01L21/30621 , H01L29/7783
摘要： Antimony-based semiconductor devices are formed over a substrate structure (10) that includes an antimony-based buffer layer (24) and an antimony-based buffer cap (26). Multiple epitaxial layers (30-42) formed over the substrate structure (10) are dry etched to form device mesas (12) and the buffer cap (26) provides a desirably smooth mesa floor and electrical isolation around the mesas.
摘要翻译：锑基半导体器件形成在包括锑基缓冲层（24）和锑基缓冲帽（26）的衬底结构（10）上。形成在衬底结构（10）上方的多个外延层（30-42）被干蚀刻以形成器件台面（12），并且缓冲帽（26）提供期望平滑的台面底板和围绕台面的电隔离。

7. 发明申请

WO2005079476A2 METHOD OF DRY PLASMA ETCHING SEMICONDUCTOR MATERIALS 审中-公开
标题翻译：干等离子体蚀刻半导体材料的方法
公开(公告)号：WO2005079476A2
公开(公告)日：2005-09-01
申请号：PCT/US2005/005138
申请日：2005-02-17
申请人： NORTHROP GRUMMAN CORPORATION
发明人： WANG, Jennifer
IPC分类号： B44C1/22 , C03C15/00 , C03C25/68 , C23F1/00 , H01L21/302 , H01L21/306 , H01L21/461
CPC分类号： H01L21/30621
摘要： A method of dry plasma etching a semiconductor structure (20), having at least one semiconductor material layer (21), on a semiconductor wafer (200), involving a dry plasma reaction gas mixture (30 i ) being chemically selected for, and having an etch rate corresponding to, each semiconductor material layer (21); dividing the semiconductor structure (20) into a masked portion (23a) and an unmasked portion (23b); and sequentially exposing the unmasked portion (23b) of the semiconductor structure (20) to the dry plasma reaction gas mixture (30 i ).
摘要翻译：一种干法等离子体蚀刻在半导体晶片（200）上具有至少一个半导体材料层（21）的半导体结构（20）的方法，该半导体结构（20）涉及化学选择的干燥等离子体反应气体混合物（30i），并且具有对应于每个半导体材料层（21）的蚀刻速率; 将半导体结构（20）分割成掩模部分（23a）和未掩模部分（23b）; 并将半导体结构（20）的未掩模部分（23b）依次曝光到干等离子体反应气体混合物（30i）上。

8. 发明申请

WO03088313A2 IMPROVED METHOD FOR ETCHING VIAS 审中-公开
标题翻译：改进VIAS的改进方法
公开(公告)号：WO03088313A2
公开(公告)日：2003-10-23
申请号：PCT/US0310588
申请日：2003-04-07
申请人： UNAXIS USA INC
发明人： WESTERMAN RUSSELL , JOHNSON DAVID J
IPC分类号： H01L21/3065 , H01L21/00 , H01L21/306 , H01L21/308 , H01L
CPC分类号： H01L21/67069 , H01J37/32082 , H01J37/32706 , H01L21/30621 , H01L21/3065 , H01L21/308 , Y10S438/935
摘要： An improved method for etching a substrate that reduces the formation of pillars is provided by the present invention. In accordance with the method, the residence time of an etch gas utilized in the process is decreased and the power of an inductively coupled plasma source used to dissociate the etch gas is increased. A low bias RF voltage is provided during the etching process. The RF bias voltage is ramped between different bias levels utilized during the etch process. An inductively coupled plasma confinement ring is utilized to force the reactive species generated in the inductively coupled plasma source over the surface of the substrate. These steps reduce or eliminate the formation of pillars during the etching process.
摘要翻译：通过本发明提供了用于蚀刻减少柱形成的衬底的改进方法。根据该方法，在该方法中使用的蚀刻气体的停留时间降低，并且用于解离蚀刻气体的电感耦合等离子体源的功率增加。在蚀刻过程中提供低偏压RF电压。 RF偏置电压在蚀刻过程中使用的不同偏置电平之间变化。电感耦合等离子体限制环被用来迫使电感耦合等离子体源中产生的反应物质在衬底的表面上。这些步骤在蚀刻过程中减少或消除了柱的形成。

9. 发明申请

WO00079578A1 IMPROVEMENTS RELATING TO PLASMA ETCHING 审中-公开
标题翻译：关于等离子体蚀刻的改进
公开(公告)号：WO00079578A1
公开(公告)日：2000-12-28
申请号：PCT/GB2000/002255
申请日：2000-06-21
IPC分类号： H05H1/46 , H01L21/302 , H01L21/306 , H01L21/3065 , H01L21/465
CPC分类号： H01L21/30621
摘要： A substrate whose elemental constituents are selected from Groups III and V of the Periodic Table, is provided with pre-defined masked regions. Etching of the substrate comprising the steps of: a) forming a gas containing molecules having at least one methyl group (CH3) linked to nitrogen into a plasma; and b) etching the unmasked regions of the substrate by means of the plasma. For a substrate whose elemental constituents are selected from Groups II and VI of the Periodic Table, the plasma etching gas used is trimethylamine. Since the methyl compound of nitrogen has a lower bond energy than for hydrocarbon mixtures, free methyl radicals are easier to obtain and the gas is more efficient as a methyl source. In addition, compared with hydrocarbon mixtures, reduced polymer formation can be expected due to preferential formation of methyl radicals over polymer-generating hydrocarbon radicals because of the lower bond energy for the former.
摘要翻译：其元素组分选自元素周期表的III和Ⅴ族的衬底，其具有预定义的掩模区域。底物的蚀刻包括以下步骤：a）形成含有至少一个与氮连接的甲基（CH 3）的分子的气体到等离子体中; 和b）通过等离子体蚀刻衬底的未掩模区域。对于其元素成分选自元素周期表II和VI族的基底，所用的等离子体蚀刻气体是三甲胺。由于氮的甲基化合物具有比对于烃混合物更低的键能，所以游离甲基自由基更易于获得，并且气体作为甲基源更有效。此外，与烃混合物相比，由于优先形成甲基自由基而与聚合物产生烃基相比，可以预期降低的聚合物形成，因为前者具有较低的键能。

10. 发明申请

WO1997008362A1 METHOD AND APPARATUS FOR LOW ENERGY ELECTRON ENHANCED ETCHING OF SUBSTRATES 审中-公开
标题翻译：低能量电子增强基板蚀刻的方法与装置
公开(公告)号：WO1997008362A1
公开(公告)日：1997-03-06
申请号：PCT/US1996013915
申请日：1996-08-28
申请人： GEORGIA TECH RESEARCH CORPORATION
发明人： GEORGIA TECH RESEARCH CORPORATION , MARTIN, Kevin, P. , GILLIS, Harry, P. , CHOUTOV, Dmitri, A.
IPC分类号： C23F01/02
CPC分类号： H01L21/02019 , H01J37/32018 , H01J37/32027 , H01J37/3233 , H01J2237/334 , H01L21/30621 , H01L21/3065
摘要： A method of low-damage, anisotropic etching of substrates including mounting the substrate (68) upon the anode (52) in a DC plasma reactor (10) and subjecting the substrate (68) to a plasma of low-energy electrons and a species reactive with the substrate (68). An apparatus (10) for conducting low-damage, anisotropic etching including a DC plasma reactor (14), a permeable wall hollow cold cathode (32), and anode (52), and means (54) for mounting the substrate (68) upon the anode (52).
摘要翻译：一种对基板进行低损伤，各向异性蚀刻的方法，包括在DC等离子体反应器（10）中将基板（68）安装在阳极（52）上并使基板（68）经受低能电子等离子体与基底（68）反应。一种用于进行包括DC等离子体反应器（14），可渗透壁空心冷阴极（32）和阳极（52）的低损伤，各向异性蚀刻的装置（10）和用于安装基板（68）的装置（54）在阳极（52）上。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式