专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明申请

WO2015175554A2 CONDUCTIVE CONNECTIONS, STRUCTURES WITH SUCH CONNECTIONS, AND METHODS OF MANUFACTURE 审中-公开
标题翻译：导电连接，具有这种连接的结构以及制造方法
公开(公告)号：WO2015175554A2
公开(公告)日：2015-11-19
申请号：PCT/US2015/030410
申请日：2015-05-12
申请人： INVENSAS CORPORATION
发明人： KATKAR, Rajesh , UZOH, Cyprian, Emeka
IPC分类号： H01L21/60
CPC分类号： H01L24/14 , B23K1/0016 , B23K3/0623 , B23K35/0244 , B23K35/0266 , B23K2201/40 , H01L21/02225 , H01L21/4853 , H01L21/56 , H01L21/563 , H01L21/565 , H01L23/3114 , H01L23/3135 , H01L23/49811 , H01L23/49816 , H01L24/03 , H01L24/05 , H01L24/08 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/73 , H01L24/742 , H01L24/81 , H01L24/83 , H01L24/98 , H01L25/0652 , H01L25/0657 , H01L25/105 , H01L25/50 , H01L2224/03318 , H01L2224/0332 , H01L2224/0333 , H01L2224/0391 , H01L2224/05022 , H01L2224/05073 , H01L2224/0508 , H01L2224/051 , H01L2224/05567 , H01L2224/056 , H01L2224/06102 , H01L2224/10145 , H01L2224/11001 , H01L2224/11005 , H01L2224/11009 , H01L2224/111 , H01L2224/11318 , H01L2224/11334 , H01L2224/1134 , H01L2224/11849 , H01L2224/11901 , H01L2224/1191 , H01L2224/13005 , H01L2224/13017 , H01L2224/13018 , H01L2224/13021 , H01L2224/13022 , H01L2224/13078 , H01L2224/1308 , H01L2224/13082 , H01L2224/13084 , H01L2224/131 , H01L2224/13116 , H01L2224/13139 , H01L2224/13144 , H01L2224/13147 , H01L2224/13155 , H01L2224/13169 , H01L2224/1319 , H01L2224/13561 , H01L2224/13562 , H01L2224/136 , H01L2224/13609 , H01L2224/13611 , H01L2224/1405 , H01L2224/16058 , H01L2224/16059 , H01L2224/16145 , H01L2224/16147 , H01L2224/16148 , H01L2224/16227 , H01L2224/16238 , H01L2224/1701 , H01L2224/1703 , H01L2224/17181 , H01L2224/17505 , H01L2224/2919 , H01L2224/73104 , H01L2224/73204 , H01L2224/75253 , H01L2224/81138 , H01L2224/81141 , H01L2224/81193 , H01L2224/81203 , H01L2224/8121 , H01L2224/8122 , H01L2224/81224 , H01L2224/81815 , H01L2224/81825 , H01L2224/8385 , H01L2224/9211 , H01L2225/06513 , H01L2924/14 , H01L2924/15192 , H01L2924/15311 , H01L2924/15321 , H01L2924/3512 , H01L2924/381 , H01L2924/3841 , H05K1/115 , H05K1/144 , H05K3/341 , H05K2201/09572 , H01L2924/00012 , H01L2924/00014 , H01L2924/014 , H01L2924/07025 , H01L2224/81 , H01L2224/83
摘要： In some embodiments, to increase the height-to-pitch ratio of a solder connection that connects different structures with one or more solder balls, only a portion of a solder ball's surface is melted when the connection is formed on one structure and/or when the connection is being attached to another structure. In some embodiments, non-solder balls are joined by an intermediate solder ball (140i). A solder connection may be surrounded by a solder locking layer (1210) and may be recessed in a hole (1230) in that layer. Other features are also provided.
摘要翻译：在一些实施例中，为了增加将不同结构与一个或多个焊球连接的焊料连接的高度与间距比，当在一个结构上形成连接时，和/或当连接正在附加到另一个结构。在一些实施例中，非焊球通过中间焊球（140i）连接。焊料连接可以被焊料锁定层（1210）包围，并且可以凹入该层中的孔（1230）中。还提供其他功能。

32. 发明申请

WO2015162872A1 SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THEREOF 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2015162872A1
公开(公告)日：2015-10-29
申请号：PCT/JP2015/002071
申请日：2015-04-15
申请人： SONY CORPORATION
发明人： WAKIYAMA, Satoru , JYO, Naoki , SHIMIZU, Kan , HAYASHI, Toshihiko , NAKAMURA, Takuya
IPC分类号： H01L21/60 , H01L23/485
CPC分类号： H01L27/14634 , H01L23/3192 , H01L23/481 , H01L24/03 , H01L24/05 , H01L24/06 , H01L24/11 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/81 , H01L27/14636 , H01L27/14643 , H01L27/1469 , H01L2224/0345 , H01L2224/0346 , H01L2224/03616 , H01L2224/0391 , H01L2224/0401 , H01L2224/05005 , H01L2224/05008 , H01L2224/05009 , H01L2224/05017 , H01L2224/05022 , H01L2224/05026 , H01L2224/0508 , H01L2224/05083 , H01L2224/05124 , H01L2224/05144 , H01L2224/05147 , H01L2224/05155 , H01L2224/05157 , H01L2224/05164 , H01L2224/05166 , H01L2224/05169 , H01L2224/05172 , H01L2224/05181 , H01L2224/05186 , H01L2224/05541 , H01L2224/05547 , H01L2224/05567 , H01L2224/05573 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05657 , H01L2224/05664 , H01L2224/05669 , H01L2224/0603 , H01L2224/13006 , H01L2224/13025 , H01L2224/13111 , H01L2224/1403 , H01L2224/16145 , H01L2224/16147 , H01L2224/16237 , H01L2224/16501 , H01L2224/73204 , H01L2224/73257 , H01L2224/81065 , H01L2224/81097 , H01L2224/81191 , H01L2224/81948 , H01L2924/04953 , H01L2924/12043 , H01L2924/00014 , H01L2924/00012 , H01L2924/2064 , H01L2924/20641 , H01L2924/20642 , H01L2924/20643
摘要： There is provided semiconductor devices and methods of forming the same, the semiconductor devices including: a first semiconductor element having a first electrode; a second semiconductor element having a second electrode; a Sn-based micro-solder bump formed on the second electrode; and a concave bump pad including the first electrode opposite to the micro-solder bump, where the first electrode is connected to the second electrode via the micro-solder bump and the concave bump pad.
摘要翻译：提供了半导体器件及其形成方法，所述半导体器件包括：具有第一电极的第一半导体元件; 具有第二电极的第二半导体元件; 形成在所述第二电极上的基于Sn的微焊料凸块; 以及包括与微焊料凸块相对的第一电极的凹凸块，其中第一电极经由微焊料凸块和凹凸块焊接到第二电极。

33. 发明申请

WO2015084848A3 WARPAGE REDUCTION IN STRUCTURES WITH ELECTRICAL CIRCUITRY 审中-公开
标题翻译：电路结构减小翘曲
公开(公告)号：WO2015084848A3
公开(公告)日：2015-10-15
申请号：PCT/US2014068162
申请日：2014-12-02
申请人： INVENSAS CORP
发明人： WOYCHIK CHARLES G , UZOH CYPRIAN EMEKA , CAO ANDREW , SITARAM ARKALGUD R
IPC分类号： H01L23/00
CPC分类号： H01L23/562 , H01L21/32051 , H01L21/78 , H01L22/12 , H01L24/03 , H01L24/05 , H01L24/06 , H01L2224/0345 , H01L2224/05124 , H01L2224/05181 , H01L2924/12042 , H01L2924/00
摘要： To reduce warpage in at least one area of a wafer, a stress/warpage management layer (810) is formed to over-balance and change the direction of the existing warpage. For example, if the middle of the area was bulging up relative to the area's boundary, the middle of the area may become bulging downward, or vice versa. Then the stress/warpage management layer is processed to reduce the over-balancing. For example, the stress/management layer can be debonded from the wafer at selected locations, or recesses can be formed in the layer, or phase changes can be induced in the layer. In other embodiments, this layer is tantalum-aluminum that may or may not over-balance the warpage; this layer is believed to reduce warpage due to crystal-phase-dependent stresses which dynamically adjust to temperature changes so as to reduce the warpage (possibly keeping the wafer flat through thermal cycling). Other features are also provided.
摘要翻译：为了减少晶片的至少一个区域中的翘曲，形成应力/翘曲管理层（810）以平衡和改变现有翘曲的方向。例如，如果该区域的中部相对于该区域的边界凸起，该区域的中间可能会向下凸出，反之亦然。然后处理压力/翘曲管理层以减少过度平衡。例如，应力/管理层可以在选定的位置从晶片上解除键合，或者可以在层中形成凹陷，或者可以在层中引起相变。在其他实施例中，该层是钽铝，其可以或不可以平衡翘曲; 据信该层可减少由晶体相相关应力引起的翘曲，该应力动态调节温度变化以减少翘曲（可能通过热循环保持晶片平坦）。还提供其他功能。

34. 发明申请

WO2015153009A1 CIRCUITS INCORPORATING INTEGRATED PASSIVE DEVICES HAVING INDUCTANCES IN 3D CONFIGURATIONS AND STACKED WITH CORRESPONDING DIES 审中-公开
标题翻译：电路在三维配置中与电感相结合的集成无源器件
公开(公告)号：WO2015153009A1
公开(公告)日：2015-10-08
申请号：PCT/US2015/016889
申请日：2015-02-20
申请人： MARVELL WORLD TRADE LTD. , LEONG, Poh Boon , LOO, Hou Xian , SUTARDJA, Sehat , DING, Wei , NGUYEN, Huy Thong
发明人： LEONG, Poh Boon , LOO, Hou Xian , SUTARDJA, Sehat , DING, Wei , NGUYEN, Huy Thong
IPC分类号： H01L23/64 , H01F17/00 , H01L23/66 , H01L25/16
CPC分类号： H01L23/5227 , H01F27/28 , H01L23/49827 , H01L23/5221 , H01L23/5226 , H01L23/645 , H01L23/66 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/48 , H01L24/94 , H01L25/16 , H01L2223/6672 , H01L2224/0401 , H01L2224/05624 , H01L2224/131 , H01L2224/13147 , H01L2224/16265 , H01L2224/17051 , H01L2224/17181 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73253 , H01L2224/73257 , H01L2224/73265 , H01L2224/94 , H01L2924/00014 , H01L2924/19107 , H03H7/42 , H05K1/0213 , H05K1/0233 , H05K1/181 , H05K2201/1003 , H01L2924/014 , H01L2224/45099 , H01L2224/81
摘要： A circuit including a die and an integrated passive device. The die includes a first substrate and at least one active device. The integrated passive device includes a first layer, a second substrate, a second layer and an inductance. The inductance includes vias, where the vias are implemented in the second substrate. The inductance is implemented on the first layer, the second substrate, and the second layer. A resistivity per unit area of the second substrate is greater than a resistivity per unit area of the first substrate. A third layer is disposed between the die and the integrated passive device. The third layer includes pillars, where the pillars respectively connect ends of the inductance to the at least one active device. The die, the integrated passive device and the third layer are disposed relative to each other to form a stack.
摘要翻译：包括管芯和集成无源器件的电路。管芯包括第一衬底和至少一个有源器件。集成无源器件包括第一层，第二衬底，第二层和电感。电感包括通孔，其中通孔被实施在第二基板中。电感实现在第一层，第二衬底和第二层上。第二基板的每单位面积的电阻率大于第一基板的每单位面积的电阻率。第三层设置在管芯和集成无源器件之间。第三层包括支柱，其中支柱分别将电感的端部连接到至少一个有源装置。芯片，集成无源器件和第三层相对于彼此设置以形成堆叠。

35. 发明申请

WO2015149462A1 晶片电路审中-公开
公开(公告)号：WO2015149462A1
公开(公告)日：2015-10-08
申请号：PCT/CN2014/084027
申请日：2014-08-08
申请人：利亚德光电股份有限公司
发明人：卢长军 , 潘彤 , 余杰
IPC分类号： H01L23/49
CPC分类号： H01L24/49 , H01L23/49838 , H01L24/05 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/73 , H01L33/62 , H01L2224/04042 , H01L2224/29139 , H01L2224/29339 , H01L2224/32225 , H01L2224/4809 , H01L2224/48091 , H01L2224/48096 , H01L2224/48106 , H01L2224/48227 , H01L2224/49111 , H01L2224/49112 , H01L2224/49113 , H01L2224/49175 , H01L2224/73265 , H01L2924/00014 , H01L2924/12041 , H01L2224/45015 , H01L2924/207 , H01L2224/45099 , H01L2224/05599 , H01L2924/00012 , H01L2224/85399
摘要：一种晶片电路，该晶片电路包括：晶片（10），固定在基板上；电极（20），设置在晶片（10）上；焊盘（30），设置在基板上；以及多根焊线（40），多根焊线（40）的第一端均连接至电极（20），多根焊线（40）的第二端均连接至焊盘（30），其中，多根焊线（40）为并联焊线。

36. 发明申请

WO2015145623A1 表面実装高周波回路审中-公开
标题翻译：表面安装高频电路
公开(公告)号：WO2015145623A1
公开(公告)日：2015-10-01
申请号：PCT/JP2014/058585
申请日：2014-03-26
申请人：三菱電機株式会社
发明人：湯浅　健 , 石田　清 , 塚原　良洋 , 西口　浩平
IPC分类号： H01L21/60
CPC分类号： H01L23/66 , H01L23/481 , H01L23/49838 , H01L23/50 , H01L23/5283 , H01L24/02 , H01L24/05 , H01L24/06 , H01L24/13 , H01L24/14 , H01L2223/6683 , H01L2224/02331 , H01L2224/02371 , H01L2224/02372 , H01L2224/02375 , H01L2224/02377 , H01L2224/02379 , H01L2224/02381 , H01L2224/0401 , H01L2224/05569 , H01L2224/13024 , H01L2224/14131 , H01L2224/14133 , H01L2224/14135 , H01L2224/14136 , H01L2224/14156 , H01L2224/14177 , H01L2224/14515 , H01L2224/16227 , H05K1/0243 , H05K2201/10674 , H01L2924/00012
摘要：　信号線パッド４２及び外部接続用信号線導体５２の周りを取り囲むように、複数のグラウンドパッド４１及び複数の外部接続用グラウンド導体５１が離散的に配置され、かつ、層間接続用信号線導体３２の周りを取り囲むように、複数の層間接続用グラウンド導体３１及び複数の柱状グラウンド導体１２が離散的に配置されているように構成する。これにより、シールドカバー筐体などの部品を別途用意することなく、ウェハプロセスのみで完結する簡素な作製プロセスで、外部への不要信号の放射を抑圧することができる。
摘要翻译：该结构使得多个接地焊盘（41）和多个外部连接接地导体（51）被布置成散射并围绕信号线焊盘（42）和外部连接信号线导体（52）的外围），并且多个层间连接用接地导体（31）和多个列状接地导体（12）被布置成散射并围绕层间连接信号线导体（32）的周边。这允许通过仅通过晶片处理完成的简单制造工艺来抑制不需要的信号的向外辐射，而不必单独制备诸如屏蔽罩壳体的部分。

37. 发明申请

WO2015137414A1 発光装置审中-公开
标题翻译：发光装置
公开(公告)号：WO2015137414A1
公开(公告)日：2015-09-17
申请号：PCT/JP2015/057202
申请日：2015-03-11
申请人：デクセリアルズ株式会社
发明人：梅津　典雄 , 松村　孝
IPC分类号： H01L33/62 , H01L21/60 , H01L33/64
CPC分类号： H01L33/62 , H01L24/05 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/83 , H01L33/641 , H01L2224/04026 , H01L2224/05568 , H01L2224/27312 , H01L2224/29007 , H01L2224/2929 , H01L2224/29294 , H01L2224/293 , H01L2224/32013 , H01L2224/32105 , H01L2224/32227 , H01L2224/83192 , H01L2224/83203 , H01L2224/83444 , H01L2224/83851 , H01L2924/00015 , H01L2924/1204 , H01L2924/12041 , H01L2924/12044 , H01L2924/00012 , H01L2924/00014 , H01L2224/81 , H01L2224/16
摘要：　発光素子１０が、基板２０上に形成されたｎ型側、ｐ型側電極パッド２１、２２に異方性導電接着ペースト３０を用いてバンプレスでフリップチップ実装すべき発光装置１００において、短絡の抑制と放熱効率の向上という二つの課題を同時に解決できるようにする。　発光素子１０が、基板２０上に形成されたｎ型側、ｐ型側電極パッド２１、２２に異方性導電接着ペースト３０を用いてバンプレスでフリップチップ実装された発光装置１００において、ｎ型側、ｐ型側電極パッド２１、２２の幅を発光素子１０の幅と同等またはそれよりも狭くする。
摘要翻译：本发明使得可以同时解决将发光元件（10）倒装芯片安装在发光元件（100）中的发光器件（100）中使短路最小化和散热效率提高的两个问题，使用各向异性导电粘合剂膏（30）在形成在基板（20）上的n型侧和p型侧电极焊盘（21,22）上的方式无震动。本发明将n型侧面和p型侧面电极焊盘（21,22）的宽度设定为与发光元件（10）的发光元件（10）的宽度相等或更小（100），其中使用各向异性导电粘合剂膏（30）将发光元件（10）以无震动的方式倒装安装在n型侧和p型侧电极焊盘（21,22）上）形成在基板（20）上。

38. 发明申请

WO2015114026A1 VERFAHREN ZUR ANORDNUNG VON ELEKTRONISCHEN SCHALTELEMENTEN, ELEKTRONISCHE SCHALTANORDNUNG UND VERWENDUNG EINES KLEBESCHICHTTRÄGERS 审中-公开
标题翻译：用于电子电路元件的电子电路装置结合层载体的形成和使用
公开(公告)号：WO2015114026A1
公开(公告)日：2015-08-06
申请号：PCT/EP2015/051742
申请日：2015-01-28
申请人： FRAUNHOFER-GESELLSCHAFT ZUR FÖRDERUNG DER ANGEWANDTEN FORSCHUNG E.V.
发明人： OPPERMANN, Hans-Hermann , ZOSCHKE, Kai , GOULLON, Lena
IPC分类号： H01L21/683 , H01L23/00
CPC分类号： H01L24/83 , H01L21/6835 , H01L24/05 , H01L24/29 , H01L24/32 , H01L24/75 , H01L24/81 , H01L24/95 , H01L25/065 , H01L25/50 , H01L2221/68318 , H01L2221/68322 , H01L2221/68327 , H01L2221/68354 , H01L2221/68363 , H01L2221/68381 , H01L2224/0401 , H01L2224/05644 , H01L2224/29144 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/81001 , H01L2224/83001 , H01L2224/83192 , H01L2224/92247 , H01L2224/95001 , H01L2924/00014 , H01L2924/15788 , H01L2924/00 , H01L2924/0105 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： Gegenstand der Anmeldung ist ein Verfahren zur Anordnung von elektronischen Bauelementen, wobei das Verfahren folgende Schritte umfasst: a) Bekleben einer ersten Vorderseite (22) eines Klebeschichtträgers (20; 60) mit mindestens einem, vorzugsweise einer Vielzahl von elektronischen Bauelementen (26; 64, 76) auf einer Bestückungsfläche des Klebeschichtträgers, wobei die Vorderseite und/oder das mindestens eine elektronische Bauelement mit einer Vielzahl von Klebepunkten (34) versehen ist und Durchmesser und Abstand der Klebepunkte derart gewählt sind, dass das mindestens eine, vorzugsweise jedes der Vielzahl von elektronischen Bauelement an mindestens drei Klebepunkte an den Klebeschichtträger anklebbar ist; b) Anordnen zumindest einer Teilmenge der Vielzahl von Bauelementen auf einem Schaltelementeträger (2; 66, 66') und verbinden der Bauelemente mit selbigem Schaitelementeträger; c) Ablösen des mindestens einen, vorzugsweise zumindest einer Teilmenge von Bauelementen vom Klebeschichtträger mittels eines Lösungsmittels oder einer den Klebeschichtträger und Schaltelementeträger voneinander entfernenden mechanischen Kraft.
摘要翻译：本应用是用于电子组件的组件的方法，该方法包括以下步骤：a）胶粘的粘合剂层的载体（20的第一前侧（22）;与至少一种60），优选的多个电子部件（26，64的， 76）上的粘合剂层背衬的安装面积，前侧和/或所述至少一个电子部件（与多个胶点34）的被提供，并且直径和粘合点的间距被选择为使得至少一个，优选地每一个所述多个电子的组分至少三粘附至所述粘合剂层的支撑体粘合点; b）中布置至少一个电路元件载体上的多个部件中的一个子集（2; 66，66“）和所述器件与只是Schaitelementeträger连接; c）按载体溶剂或粘接剂层的支撑手段剥离的至少一个，优选至少从粘合剂层组件的子集，并且彼此机械力切换元件载体程。

39. 发明申请

WO2015103076A2 METHOD FOR TESTING SEMICONDUCTOR WAFERS USING TEMPORARY SACRIFICIAL BOND PADS 审中-公开
标题翻译：使用临时超声波贴片测试半导体波形的方法
公开(公告)号：WO2015103076A2
公开(公告)日：2015-07-09
申请号：PCT/US2014/072359
申请日：2014-12-24
申请人： CELERINT, LLC.
发明人： ROBERTS, Howard H., Jr.
IPC分类号： H01L21/71
CPC分类号： H01L22/32 , H01L21/78 , H01L22/14 , H01L23/3121 , H01L23/544 , H01L24/05 , H01L24/06 , H01L2223/5446 , H01L2224/04042 , H01L2224/05548 , H01L2224/05567 , H01L2224/05572 , H01L2224/05583 , H01L2224/06135 , H01L2224/32245 , H01L2224/48091 , H01L2224/48247 , H01L2224/73265 , H01L2224/94 , H01L2224/03 , H01L2924/00012 , H01L2924/00014
摘要： A method is provided for testing a semiconductor wafer, including individual semiconductor devices located on the semiconductor wafer, using temporary counterpart sacrificial bond pads. The method includes arranging individual semiconductor devices on the semiconductor wafer in a configuration having horizontal rows of the individual semiconductor devices separated by functional horizontal scribe lanes, and having vertical columns of individual semiconductor devices separated by functional vertical scribe lanes. The method includes creating the temporary counterpart sacrificial bond pads, located in the functional horizontal scribe lanes and/or vertical scribe lanes, that are electrically connected to corresponding normal individual bond pads located on individual semiconductor devices. The method also includes electrically testing the individual semiconductor devices using the temporary counterpart sacrificial bond pads, and destroying the temporary counterpart sacrificial bond pads upon completion of the electrical testing when the individual semiconductor devices are cut from the semiconductor wafer.
摘要翻译：提供一种用于使用临时对应的牺牲接合焊盘来测试包括位于半导体晶片上的各个半导体器件的半导体晶片的方法。该方法包括在半导体晶片上布置单个半导体器件，其形状为具有由功能水平划线所隔开的各个半导体器件的水平行，并且具有由功能垂直划线所隔开的各个半导体器件的垂直列。该方法包括创建位于功能水平划线和/或垂直划线中的临时对应的牺牲接合焊盘，其电连接到位于各个半导体器件上的对应的正常单独接合焊盘。该方法还包括使用临时对应的牺牲接合焊盘对各个半导体器件进行电测试，并且在从半导体晶片切割各个半导体器件时，在电测试完成时破坏临时对应的牺牲接合焊盘。

40. 发明申请

WO2015097979A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2015097979A1
公开(公告)日：2015-07-02
申请号：PCT/JP2014/005805
申请日：2014-11-19
申请人：パナソニックIPマネジメント株式会社
发明人：平野　博茂 , 手谷　道成 , 浜田　政一 , 垂水　喜明
IPC分类号： H01L21/3205 , C25D5/12 , C25D7/12 , H01L21/28 , H01L21/288 , H01L21/60 , H01L21/768 , H01L23/522 , H01L23/532
CPC分类号： H01L23/498 , C25D5/022 , C25D5/12 , C25D7/123 , H01L21/2885 , H01L21/705 , H01L21/76843 , H01L21/76865 , H01L21/76873 , H01L21/76879 , H01L21/76885 , H01L23/4924 , H01L23/49811 , H01L23/49838 , H01L23/53238 , H01L23/53266 , H01L24/03 , H01L24/05 , H01L2224/02311 , H01L2224/03462 , H01L2224/0347 , H01L2224/03903 , H01L2224/0401 , H01L2224/05007 , H01L2224/05013 , H01L2224/05024 , H01L2224/05027 , H01L2224/05084 , H01L2224/05147 , H01L2224/05155 , H01L2224/05547 , H01L2224/05553 , H01L2224/05564 , H01L2224/05644 , H01L2224/1403 , H01L2224/14155 , H01L2924/00014
摘要：　十分な酸化耐性又はマイグレーション耐性を有する配線を備えた半導体装置を実現できるようにする。半導体基板（１０１）の上に形成された第１の絶縁膜（１２１）と、第１の絶縁膜（１２１）の上に形成された第１の配線（１３１）と、第１の配線（１３１）を覆うように、第１の絶縁膜（１２１）の上に設けられた第２の絶縁膜（１２２）と、第２の絶縁膜（１２２）の上に形成された第２の配線（１３２）とを備えている。第２の絶縁膜（１２２）は、第１の配線（１３１）の上面を露出する第１の開口部（１２２ａ）及び第２の開口部（１２２ｂ）を有している。第２の配線（１３２）は、シード層（１４２）と、シード層（１４２）の全側面を被覆する第１のめっき層（１４５）とを有し、シード層（１４２）は、第２の開口部（１２２ｂ）の周囲には形成されていない。
摘要翻译：提供配备有具有足够的耐氧化性或耐迁移性的布线的半导体器件。该半导体装置配备有形成在半导体基板（101）上的第一绝缘膜（121）。形成在第一绝缘膜（121）上的第一布线（131）设置在第一绝缘膜（121）上以覆盖第一布线（131）的第二绝缘膜（122）; 和形成在第二绝缘膜（122）上的第二布线（132）。第二绝缘膜（122）具有第一开口（122a）和第二开口（122b），第一布线（131）的上表面从该开口露出。第二布线（132）具有种子层（142），覆盖种子层（142）的整个侧面的第一镀层（145）和种子层（142）不形成在第二开口周围（122B）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式