专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2018129295A1 WATER ASSISTED HIGHLY PURE RUTHENIUM THIN FILM DEPOSITION 审中-公开
公开(公告)号：WO2018129295A1
公开(公告)日：2018-07-12
申请号：PCT/US2018/012557
申请日：2018-01-05
申请人： APPLIED MATERIALS, INC.
发明人： LIU, Feng Q. , CHEN, Feng , ANTHIS, Jeffrey W. , THOMPSON, David , CHANG, Mei
IPC分类号： C23C16/18 , C23C16/455
CPC分类号： C23C16/06 , C23C16/18 , C23C16/45527 , C23C16/45553 , H01L21/28556 , H01L21/32051 , H01L21/76838
摘要： Processing methods comprising exposing a substrate to a first reactive gas comprising an ethylcyclopentadienyl ruthenium complex or a cyclohexadienyl ruthenium complex and a second reactive gas comprising water to form a ruthenium film are described.

2. 发明申请

WO2016081647A1 INTEGRATED CIRCUIT PACKAGE 审中-公开
标题翻译：集成电路封装
公开(公告)号：WO2016081647A1
公开(公告)日：2016-05-26
申请号：PCT/US2015/061411
申请日：2015-11-18
申请人： QUALCOMM INCORPORATED
发明人： CANNON, Kevin
IPC分类号： H01L23/552 , H01L23/00 , H01L23/495
CPC分类号： H01L23/49568 , H01L21/32051 , H01L21/4817 , H01L21/56 , H01L21/568 , H01L23/043 , H01L23/3107 , H01L23/36 , H01L23/3675 , H01L23/3677 , H01L23/49503 , H01L23/49517 , H01L23/49541 , H01L23/49861 , H01L23/552 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/83 , H01L24/85 , H01L24/92 , H01L2224/2919 , H01L2224/32245 , H01L2224/48247 , H01L2224/48465 , H01L2224/73265 , H01L2224/83005 , H01L2224/83192 , H01L2224/83439 , H01L2224/83447 , H01L2224/83639 , H01L2224/83647 , H01L2224/85005 , H01L2224/85439 , H01L2224/85447 , H01L2224/85639 , H01L2224/85647 , H01L2224/92247 , H01L2924/00014 , H01L2924/01047 , H01L2924/15311 , H01L2924/181 , H01L2224/45099 , H01L2924/00012 , H01L2924/00
摘要： An integrated circuit package comprising a semiconductor die, a lead frame lying in a first plane, at least one conductive pillar structure extending outwardly from the first plane, wherein the lead frame and the at least one conductive pillar structure are formed of sintered conductive material, encapsulation material which encapsulates the semiconductor die, the lead frame and the at least one conductive pillar structure, a conductive layer on an upper face of the package, the conductive layer conductively connecting to the at least one conductive pillar. Methods of manufacturing are also disclosed.
摘要翻译：一种集成电路封装，包括半导体管芯，位于第一平面中的引线框架，从所述第一平面向外延伸的至少一个导电柱结构，其中所述引线框架和所述至少一个导电柱结构由烧结导电材料形成，封装材料，其封装半导体管芯，引线框架和至少一个导电柱结构，在封装的上表面上的导电层，导电层导电地连接到至少一个导电柱。还公开了制造方法。

3. 发明申请

WO2015050320A1 광투과도가 우수한 전극, 이의 제조방법 및 이를 포함하는 전자소자 审中-公开
标题翻译：具有优异的光传输的电极，其制造方法和包括它们的电子元件
公开(公告)号：WO2015050320A1
公开(公告)日：2015-04-09
申请号：PCT/KR2014/007868
申请日：2014-08-25
申请人： 광주과학기술원
发明人： 이광희 , 정수현 , 강홍규
IPC分类号： H01B5/14 , H01B1/12 , H01B13/00
CPC分类号： H01L31/022466 , G06F2203/04103 , H01L21/28061 , H01L21/32051 , H01L31/1884 , H01L33/44 , H01L51/0021 , H01L51/442 , H01L51/5203 , H01L51/5215 , H01L51/5234 , H01L51/5281 , H01L51/56 , Y02E10/549 , Y02P70/521
摘要： 기판; 상기 기판 상에 형성된 아민기-함유 화합물층; 및 상기 아민기-함유 화합물층 상에 형성된 금속층을 포함하는 광투과도가 우수한 전극, 상기 광투과도가 우수한 전극의 제조방법, 상기 광투과도가 우수한 전극을 포함하는 전자소자가 제공된다. 본 발명에 따르면, 용액공정을 사용할 경우 전극 제작이 용이하고, 기존의 ITO 투명전극에 비하여 광투과도, 면저항 및 유연성 측면에서 더 높은 성능을 갖는 전극 제조가 가능할 뿐만 아니라 제작 단가를 낮출 수 있다.
摘要翻译：提供：具有优异的透光率的电极，包括基板，形成在基板上的含胺化合物层和形成在含胺化合物层上的金属层; 一种制造具有优异透光率的电极的方法; 以及包括具有优异的透光率的电极的电子元件。根据本发明，使用溶液处理时的电极的制造简单，能够与现有的ITO透明电极相比，在透光性，表面电阻和柔软性方面具有较高性能的电极的制造，成本可以降低。

4. 发明申请

WO2014003047A1 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ审中-公开
标题翻译：用于氮化物半导体器件的电极结构，其制造方法和氮化物半导体场效应晶体管
公开(公告)号：WO2014003047A1
公开(公告)日：2014-01-03
申请号：PCT/JP2013/067483
申请日：2013-06-26
申请人：シャープ株式会社
发明人：栗田　大佑
IPC分类号： H01L21/338 , H01L21/205 , H01L21/28 , H01L21/336 , H01L29/778 , H01L29/78 , H01L29/812
CPC分类号： H01L29/808 , H01L21/28575 , H01L21/3081 , H01L21/3105 , H01L21/311 , H01L21/32051 , H01L21/32133 , H01L21/324 , H01L21/3245 , H01L29/2003 , H01L29/201 , H01L29/205 , H01L29/401 , H01L29/41725 , H01L29/41766 , H01L29/66462 , H01L29/7786
摘要：　この窒化物半導体装置の電極構造によれば、オーミック電極（１１１,１１２）は窒化物半導体積層体（１０５）の凹部（１１６,１１９）からＡｌＧａＮバリア層（１０４）の表面（１０４Ａ）に接さずに絶縁膜（１０７）の表面（１０７Ｃ）に亘って形成されており、絶縁膜（１０７）がＡｌＧａＮバリア層（１０４）の表面（１０４Ａ）を覆っている。したがって、オーミック電極（１１１,１１２）を、ドライエッチングによって形成する際に絶縁膜（１０７）でＡｌＧａＮバリア層（１０４）の表面（１０４Ａ）を保護できる。
摘要翻译：提供一种用于氮化物半导体器件的电极结构，其中欧姆电极（111,112）由氮化物半导体层叠体（105）中的凹部（116,119）形成到绝缘膜（107）的表面（107C））而不与AlGaN阻挡层（104）的表面（104A）接触。绝缘膜（107）覆盖AlGaN阻挡层（104）的表面（104A）。结果，当通过干蚀刻形成欧姆电极（111,112）时，可以借助于绝缘膜（107）来保护AlGaN阻挡层（104）的表面（104A）。

5. 发明申请

WO2013042629A1 金属充填装置审中-公开
标题翻译：金属填充装置
公开(公告)号：WO2013042629A1
公开(公告)日：2013-03-28
申请号：PCT/JP2012/073634
申请日：2012-09-14
申请人：住友精密工業株式会社 , 菊池辰男
发明人：菊池　辰男
IPC分类号： H01L21/3205 , B22D19/00 , C23C6/00 , H01L21/28 , H01L21/768 , H01L23/522
CPC分类号： H01L21/32051 , B22D19/00 , B22D19/08 , B22D39/02 , B22D45/00 , C23C6/00 , H01L21/768 , H01L21/76898
摘要：金属充填装置１は、半導体ウェハＫ表面に形成された微小空間内に、溶融金属Ｍを充填する装置である。この金属充填装置１は、半導体ウェハＫが保持される処理室５を備えた処理部本体２と、溶融金属供給機構１０と、溶融金属回収機構２０とを備える。溶融金属供給機構１０は、溶融金属Ｍを貯留する供給用タンク１１と、処理部本体１１の処理室５及び供給用タンク１１に接続された供給管１３と、供給管１３に介装され、供給用タンク１１内の溶融金属Ｍを、供給管１３を介して処理室５内に供給する供給機１２とを含み、溶融金属回収機構２０は、処理室５内に供給された溶融金属Ｍを処理室５内から回収する。
摘要翻译：该金属填充装置（1）是将熔融金属（M）填充到形成在半导体晶片（K）的表面的微小空间的装置。金属填充装置（1）设置有：处理单元主体（2），设置有保持半导体晶片（K）的处理室（5）; 熔融金属供给机构（10）; 和熔融金属回收机构（20）。熔融金属供给机构（10）包括：保持熔融金属（M）的供给槽（11）。连接到供应罐（11）和处理单元主体（11）的处理室（5）的供应管（13）; 和供给器（12），其被插入供给管（13）中，并通过供给管（13）将供给罐（11）内的熔融金属（M）供给到处理室（5）。熔融金属回收机构（20）从处理室（5）内回收供给到处理室（5）中的熔融金属（M）。

6. 发明申请

WO2013011974A1 金属体を備える基体の製造方法审中-公开
标题翻译：用金属体生产衬底的方法
公开(公告)号：WO2013011974A1
公开(公告)日：2013-01-24
申请号：PCT/JP2012/068063
申请日：2012-07-17
申请人： JSR株式会社 , 酒井達也 , 西村秀樹 , 山本雅浩 , 中川恭志 , 齊藤隆一 , 青木英行 , 古川剛
发明人：酒井　達也 , 西村　秀樹 , 山本　雅浩 , 中川　恭志 , 齊藤　隆一 , 青木　英行 , 古川　剛
IPC分类号： C07F5/06 , C23C16/12 , H01L21/285
CPC分类号： C23C16/06 , C23C16/18 , H01L21/28556 , H01L21/32051 , H01L21/76843 , H01L21/76877
摘要：　成膜特性（反射率及び密着性）に優れ、大きな基体への適用も容易であり、しかも低コストで実施できる、金属体を備える基体の製造方法を提供する。　（Ａ）錯体を第一の温度に加熱して該錯体の蒸気を生成する工程と、（Ｂ）前記蒸気と前記第一の温度以下である第二の温度に加熱した基体とを接触させて、前記基体の表面の少なくとも一部に前記錯体の中心金属の単体又は化合物（ただし、前記錯体を除く。）を含む金属体を形成する工程とを含む、金属体を備える基体の製造方法。工程（Ｂ）の第二の温度は、錯体の分解温度未満である。前記錯体の中心金属は、アルミニウムまたはチタンである。
摘要翻译：提供一种具有金属体的基板的制造方法，其具有优异的成膜特性（反射率和粘合性），并且可应用于大的基板。此外，可以低成本地进行具有金属体的基板的制造方法。一种用金属体制造衬底的方法，包括：（A）将络合物加热至第一温度，生成复合物的蒸气的步骤; 和（B）其中将已经被加热到不高于第一温度的第二温度的蒸气和基底彼此接触的步骤，使得含有单质或化合物的金属体的复合物的中心金属（不包括络合物）形成在基材表面的至少一部分上。步骤（B）中的第二温度小于络合物的分解温度。复合体的中心金属是铝或钛。

7. 发明申请

WO2011114960A1 成膜方法及び成膜装置审中-公开
标题翻译：成膜方法和成膜装置
公开(公告)号：WO2011114960A1
公开(公告)日：2011-09-22
申请号：PCT/JP2011/055480
申请日：2011-03-09
申请人：東京エレクトロン株式会社 , 三好秀典 , 伊藤仁 , 佐藤浩
发明人：三好　秀典 , 伊藤　仁 , 佐藤　浩
IPC分类号： C23C16/40 , H01L21/28 , H01L21/285 , H01L21/3205 , H01L21/768 , H01L23/52
CPC分类号： H01L21/76814 , C23C16/045 , C23C16/401 , H01L21/02164 , H01L21/02274 , H01L21/0228 , H01L21/3105 , H01L21/32051 , H01L21/76826 , H01L21/76831 , H01L21/76843 , H01L21/76844 , H01L23/53238 , H01L2924/0002 , H01L2924/00
摘要：　成膜方法は、成膜装置１００の処理容器１内に、絶縁膜が設けられたウエハＷを配置する工程と、処理容器１内にＴＥＯＳなどのシリコン原子を含む化合物のガスと水蒸気などのＯＨ基供与性ガスを供給し、絶縁膜の表面にＳｉ－ＯＨ基を形成させる表面改質工程と、処理容器１内にマンガン含有材料を含む成膜ガスを供給し、ＣＶＤ法によりＳｉ－ＯＨ基が形成された絶縁膜の表面にマンガン含有膜を成膜する成膜工程と、を備えている。表面改質工程では、シリコン原子を含む化合物のガスと、ＯＨ基供与性ガスを、処理容器内に同時に供給してもよいし、交互に供給してもよい。
摘要翻译：
膜的形成方法包括：膜形成装置100的处理容器1，放置在其上设置的绝缘膜，硅原子，如TEOS到处理容器1内的晶片W OH基团供体气体诸如供给表面改性工序来形成绝缘膜的表面上的Si-OH基的化合物的气体和水蒸汽，向处理容器1包含含锰材料的沉积气体被供给以及通过CVD法在形成有Si-OH基的绝缘膜的表面形成含锰膜的成膜工序。在表面改性步骤中，含有硅原子的化合物气体和OH基供体气体可以同时供应到处理容器中或者可以交替供应。

8. 发明申请

WO2011109147A2 THYRISTOR-BASED MEMORY CELLS, DEVICES AND SYSTEMS INCLUDING THE SAME AND METHODS FOR FORMING THE SAME 审中-公开
标题翻译：基于晶闸管的存储器单元，器件和系统，包括形成相同器件和方法的器件和系统
公开(公告)号：WO2011109147A2
公开(公告)日：2011-09-09
申请号：PCT/US2011/024376
申请日：2011-02-10
申请人： MICRON TECHNOLOGY, INC. , TANG, Sanh, D.
发明人： TANG, Sanh, D.
CPC分类号： H01L27/1027 , H01L21/28088 , H01L21/32051 , H01L21/32055 , H01L21/32133 , H01L29/401 , H01L29/42308 , H01L29/66363 , H01L29/749
摘要： Semiconductor devices including a plurality of thyristor-based memory cells, each having a cell size of 4F 2 , and methods for forming the same are provided. The thyristor-based memory cells each include a thyristor having vertically superposed regions of alternating dopant types, and a control gate. The control gate may be electrically coupled with one or more of the thyristors and may be operably coupled to a voltage source. The thyristor-based memory cells may be formed in an array on a conductive strap, which may function as a cathode or a data line. A system may be formed by integrating the semiconductor devices with one or more memory access devices or conventional logic devices, such as a complementary metal-oxide-semiconductor (CMOS) device.
摘要翻译：提供了包括多个基于晶闸管的存储单元的半导体器件及其形成方法，每个单元具有4F2的单元尺寸。基于晶闸管的存储器单元各自包括具有交替掺杂剂类型的垂直叠加区域的晶闸管和控制栅极。控制栅极可以与一个或多个晶闸管电耦合并且可以可操作地耦合到电压源。基于晶闸管的存储器单元可以在导电带上形成阵列，该导电带可以用作阴极或数据线。系统可以通过将半导体器件与一个或多个存储器访问器件或传统逻辑器件（例如互补金属氧化物半导体（CMOS）器件）集成来形成。

9. 发明申请

WO2010084759A1 SURFACE TREATMENT FOR A FLUOROCARBON FILM 审中-公开
标题翻译：荧光膜的表面处理
公开(公告)号：WO2010084759A1
公开(公告)日：2010-07-29
申请号：PCT/JP2010/000347
申请日：2010-01-22
申请人： TOKYO ELECTRON LIMITED , HORIGOME, Masahiro , KUROTORI, Takuya , KOBAYASHI, Yasuo , MATSUOKA, Takaaki , NOZAWA, Toshihisa
发明人： HORIGOME, Masahiro , KUROTORI, Takuya , KOBAYASHI, Yasuo , MATSUOKA, Takaaki , NOZAWA, Toshihisa
IPC分类号： H01L21/314 , H01L21/285
CPC分类号： H01L21/32051 , H01L21/02115 , H01L21/02274 , H01L21/2855 , H01L21/3105 , H01L21/3146 , H01L21/76814 , H01L21/76826 , H01L21/76843 , H01L21/76864
摘要： A method for manufacturing semiconductor devices includes the steps of annealing an insulating layer and forming a barrier layer including a metal element over the insulating layer. The insulating layer includes a fluorocarbon (CFx) film. The barrier layer is formed by a high-temperature sputtering process after the annealing step.
摘要翻译：一种制造半导体器件的方法包括以下步骤：绝缘层退火并在绝缘层上形成包括金属元件的阻挡层。绝缘层包括碳氟化合物（CFx）膜。在退火步骤之后通过高温溅射工艺形成阻挡层。

10. 发明申请

WO2008142764A1 積層型パッケージ、及び、積層型パッケージの形成方法审中-公开
标题翻译：堆叠封装和形成堆叠封装的方法
公开(公告)号：WO2008142764A1
公开(公告)日：2008-11-27
申请号：PCT/JP2007/060279
申请日：2007-05-18
申请人：株式会社日本マイクロニクス , 池田真人
发明人：池田真人
IPC分类号： H01L23/52 , H01L21/288 , H01L21/3205 , H01L25/065 , H01L25/07 , H01L25/18
CPC分类号： H01L25/0657 , H01L21/32051 , H01L23/3114 , H01L24/25 , H01L24/29 , H01L24/73 , H01L24/82 , H01L24/83 , H01L25/50 , H01L2224/18 , H01L2224/29 , H01L2224/29101 , H01L2224/29298 , H01L2224/76155 , H01L2224/82102 , H01L2224/838 , H01L2225/06513 , H01L2225/06517 , H01L2225/06524 , H01L2225/06541 , H01L2225/06551 , H01L2924/00011 , H01L2924/00013 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01018 , H01L2924/0102 , H01L2924/01023 , H01L2924/01033 , H01L2924/01047 , H01L2924/01079 , H01L2924/014 , H01L2924/14 , H01L2924/15311 , H01L2924/3512 , H01L2924/00 , H01L2224/29099 , H01L2224/29199 , H01L2224/29299 , H01L2224/2929
摘要：　各半導体チップへの回路の割り当てや各半導体チップの接続用端子の位置の自由度が高い、しかも、当該半導体チップモジュールを取付基板に容易に確実に取り付けることができる半導体チップモジュールを提供する。　本発明は、表面に設けられている回路パターンと連結する接続用端子の一部が側面に設けられている、複数の半導体チップを重ね合わせて結合した半導体チップモジュールに関する。ここで、最下層の積層要素は、取付側の面に、複数の電極要素（例えば半田ボール）を配置すると共に、各電極要素といずれかの接続用端子とを回路パターンで接続した、外部の取付基板との取付専用のものである、半導体チップ又はインターポーザである。また、各半導体チップ及び最下層の積層要素における側面の接続用端子部分が、側面を延びている配線パターンによって相互に接続されている。
摘要翻译：一种半导体芯片模块，其在向每个半导体芯片分配电路以及布置每个半导体芯片的连接端子时具有高度的灵活性，其中半导体芯片可以可靠地安装在安装基板上。每个半导体芯片具有连接到其表面上形成的电路图案的连接端子，其中每个连接端子部分地形成在其侧面上。半导体芯片模块通过堆叠多个这样的半导体芯片并将它们连接在一起而制成。底层中的堆叠元件是用于将半导体芯片模块安装在外部安装基板上的专用的半导体芯片或插入件，并且在表面上形成有多个电极元件（例如，焊球）安装在安装基板上，每个电极元件通过电路图案连接到任一个连接端子。各个半导体芯片的侧面的连接端子和底层的堆叠元件通过在侧面上运行的布线图案相互连接。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式